吕继平　童伟　王测天　王亚文　邬海峰　林倩

摘要：本文介绍了一种基于0.5 μm GaAs pHEMT工艺的2-4 GHz宽带低噪声单片放大器（LNA）。该双级放大器由Cascode结构构成。基于自偏置技术与负反馈技术，该放大器能够实现单电源供电，并具有宽带工作特性。实测结果显示，在2-4GHz宽频带范围内，带内的典型噪声系数为0.7 dB，输出功率1dB压缩点大于14 dBm，OIP3大于30dBm，且直流功耗仅为250 mW。芯片尺寸为0.65×0.85 mm2。因此，该芯片在兼顾低功耗的同时具有极佳的宽带低噪声性能和高线性度特性，在5G无线通信系统中具有广泛的市场应用前景。

关键词：低功耗  电流复用  GaAs pHMET  宽带低噪声放大器

1 引言

现代无线通信系统的发展导致半导体射频器件的快速变革和演进。随着5G通信时代的来临，5G通信对射频前端中的低噪声放大器的性能提出了宽带、低噪声、低功耗等要求。由于低噪放位于接收系统的前端，其噪声系数对整个系统的噪声影响最大，其增益将决定对后级电路的噪声抑制程度，其线性度对整个系统的动态范围产生重要的影响。现有国外宽带低噪声放大器芯片可以在较宽频带内实现较低的噪声和高线性度，但是国内却鲜有相关产品的报道，并且这些电路主要是共源-共源结构或者共源-共栅结构。传统的共源-共源放大器通过两级电路电源分别馈电，前级晶体管通过电阻降压获得合适的漏压，造成功耗增加;而共源-共栅低噪声宽带放大器虽然利用共栅结构大幅改善了输出阻抗匹配，拓宽了带宽，但是对增益贡献很小。

为了解决上述难题，本文设计了一种基于自偏置技术和电流复用方法的共源-共源结构的低噪放芯片结构，从而提高低噪声放大器的性能指标间的良好权衡，实测结果表明该芯片在兼顾低功耗的同时具有极佳的宽带低噪声性能和高线性度特性。

2 电路设计

如图1所示，本论文的低噪声宽带放大器电路采用Cascode放大器电路结构。本放大器采用自偏置技术，能够采用单电源供电，简化外围应用电路。共源级电路使用源极串联电感负反馈结构来增加输入阻抗;在Cascode结构中，共源电路对芯片性能的影响占主导作用，为减小工艺波动对性能的影响，共源级电路偏置采用有源偏置结构;共栅级电路偏置直接采用电阻分压结构。同时本电路的共源极共栅极电路均使用了RC并联负反馈结构，来调节输入输出匹配，并扩展带宽。共源晶体管M1和共栅晶体管M2的栅宽分别为8×75 μm和8×75 μm。电感L1源极串联负反馈电路能够调节输入匹配与增益。电容C1和电阻R1为输出端到输入端的负反馈电路，能够调节输入与输出阻抗，增加带宽，改善稳定性能;电容C2和电阻R2为输出端到共栅管M2栅极的负反馈电路，能够改善电路稳定性、调节增益并改善线性度性能。本设计采用自偏置技术实现了单电源供电，分别采用了有源偏置和电阻分压结构。

3 实验结果

该电路结构采用0.5μm的GaAs pHEMT工艺流片加工后，获得的芯片厚度为100 μm，最终完成的芯片尺寸为0.65×0.85 mm2，芯片照片如图2所示。将芯片装入测试夹具进行微波电性能测试，工作电压5V，电流50mA。

图3为该芯片的增益、回波损耗曲线。从测试结果中可以看出，增益在工作频段内大于14 dB，具有一定斜率。输入回拨损耗在工作频段内稍差，输出回波损耗小于-10 dB。输入和输出回波损耗测试结果与测试夹具性能较差有关

图4为噪声系数和线性度测试结果曲线图。噪声系数在在工作频段内小于1 dB。在实际测试时，夹具也会带入一定的误差。输出1dB压缩点在工作频段内大于14 dBm。OIP3在工作频段内大于30 dBm。

4 結论

本论文采用0.5 μm GaAs pHEMT工艺研制了一款2-4 GHz低噪声宽带放大器芯片，芯片尺寸为0.65×0.855 mm2。在2-4 GHz频带内测试结果显示：放大器带内增益大于14dB，噪声系数小于1 dB，P-1大于14 dBm，OIP3大于30 dBm。芯片在5V工作电压下，电流为50 mA，可以满足相关5G无线通信系统射频前端的应用需求。

参考文献

[1]P.Nguyen，Duy，et al.，“A 14–31 GHz 1.25 dB NF enhancement mode GaAs pHEMT low noise amplifier，”IEEE MTT-S International Microwave Symposiμm， 2017.

[2]H.Zhang，et al.，“A 3–15 GHz ultra-wideband 0.5-μm pHEMT low noise amplifier design，”IEEE Communication Systems，2016.

[3]C.-H.Chang and M.Onabajo，“Low-power low-noise amplifier IIP3 improvement under consideration of the cascode stage，”in Proc.IEEE Int.Symp.Circuits Syst.（ISCAS），May 2017.