黄丽军 福建广播电视大学

USB 技术诞生之前，计算机外围设备的数据传输给主机主要是通过串行接口、并行接口等来实现，很多外设需要先关机连接到计算机，并需安装复杂的驱动程序，给用户带来极大的不便。因而通用串行总线USB 接口技术的到来，使得计算机的各种外围接口统一起来，可热插拔以及任意设备和 PC 间通讯的方便，给计算机及各种智能电子设备之间的高速数据传输提供前所未有的快速发展。

然而现在我们面临的是一个大数据的时代，USB2.0 的480Mbps 的传输速度已经不能满足高速数据传输的需求了。USB3.0的传输速率达到了 5Gbps，能有效解决 USB2.0 在传输带宽上不足的缺陷；采用的全双工通信技术可以解决双向同时高速数据传输的问题。因此基于USB3.0 的高速数据传输系统将 USB 的易用性和对传输高速率要求很好地结合在一起，研究一个这样的系统具有重要的现实意义。

一、系统设计方案的提出

系统采取模块化分区域处理的方法，各区域间互为一体又互不干涉，各司其职，相互合作。系统分为电源区域、FPGA 控制区域、第2 代双倍数据率同步动态随机存取存储器DDR2SDRAM 缓存区域和USB3.0 通信区域。

当两路数据信号从前端由平衡电压数字接口处被收集以后，按照通信协议，通过一定形式的转换再传递到可编辑逻辑器件控制区域，控制区对信号进行数据分析再重新进行程序编译，编译完成后的程序缓存到相应的RAM 缓存区。一旦接收到需要读写程序的信号，存储器缓存区的数据将高速输出，再经由USB 通信区域的传输，将信息转化为差分信号，最终到达客户端。

二、硬件设计

1.通信接口处的独特设计

在整个数据传输系统中，USB 通信区域的接口处位于PC 端和可编程逻辑区域的中间位置。最新的USB3.0 控制芯片的兼容性保持稳定的同时，极大地提高了带宽，能够更快的识别器件，功能要比之前的更加强大，数据处理能力更加灵活和高效，可普遍性适用的接口GPI-FII 能够与可编程逻辑控制区域对接，保证数据信号精准传递。值得一提的是，接口处还有专门设计的防止破坏的ESD 防护零件，保证器件免受外界人为损伤。

2.接口处的传输方式

常规形态下，通过固件程序的正常写入和加载后才可以使芯片工作。系统的引脚配置，即程序的引导模式有两种：I2C 型和USB 型,I2C型为首选模式，若引导失败，则采用USB 接口型。引导过程的顺利开展离不开稳定和高容量的电路支撑，本系统采用容量为128KB 的带电可擦可编程只读存储器为装载，目的是对首选模式一单独区域的VIO5 的SD 和SCI 引脚自动进行电阻限流，同时将不确定的信号通过一个电阻钳位在高电平，从而保证程序的正常引导与传输。当USB接口通上电流以后，储存在装载器件里的程序则会自动存储到电可擦可写只读存储器芯片内，至此就完成了在USB 这一环节的传输过程。

3.第2 代双倍数据率同步动态随机存取存储器DDR2SDRAM的电压设计

在第二代随机存取存储器中，将芯片内部的输出信号经过封装管脚输出到PCB 板上的其他电路的缓冲器是两种不同极性晶体管连接输出电路，而反过来输入吸收器是对系统中不同位置的电流互感器提供的信息进行比较。此产品选取了National Semi Conductor 公司的稳定电压的装备器件，可以满足正常工作时所需的1.5A 不间断电流，电流通过时的瞬间电流可达3A。DDR 的设计中，根据拓扑结构的不同，有的设计使用不到VTT，如控制器带的DDR 器件比较少的情况下。如果使用VTT，则VTT 的电流要求比较大需铜皮走线，且要求电源即可以吸电流，又可灌电流，在每个 VTT 电阻上并联一个10nF～100nF 的电容。一般情况下可以使用专门为DDR 设计的产生VTT 的电源芯片来满足要求。

三、USB3.0 的固件配置

除了硬件程序，固件程序也是系统中不可或缺的。CYUSB3014是USB 业界的领头羊Cypress 公司出品的USB3.0 控制器，该控制器的固件程序分为启动程序的代码、USB 接口、第二代随机存取存储器的电压电路接口、程序转换芯片接口初始化和其他程序。固件程序的意义在于能够将PC 端的程序进行转换和处理并能够高速有效的传递至负责存储区域的芯片FPGA。

固件程序的大致步骤为：通上电源以后，一个可进行完全配置的并行通用可编程接口GPIF II,连接微控制器及其外围设备的两线式串行总线开始编译程序，再进入固件开始执行程序，将主函数中的中央处理器的时钟频率设为200MHz,直接存储器访问和内存映射I/O 的主频率为CPU 的一半，看门狗定时器的频率设32KHz，通用可编程接口接32 根数据线。

在整个硬件系统中，FPGA 与CYUSB3014 之间的数据传输速度是决定整个系统性能的关键。Cypress 在GPIF 的基础上设计了可编程的GPIF-II 接口，该接口可工作于主控或从属方式，支持32 位数据总线，接口频率可高达100MHz,有异步和同步两种时序。在本系统中，为了达到更高的数据传送效率，根据GPIF-II 接口时序，编写了相应的FPGA 程序，实现了在FPGA 和CYUSB3014 之间的高速数据传输。试验结果表明，FPGA 和CYUSB3014 之间的数据传输速度最高达到了200Mbytes/s,完全满足本系统的要求。基本的步骤完成后，利用先进先出的数据缓存器使通用可编程接口与USB 接口相配对，装载GPIF-II 接口程序后确定好状态后启动装备。

四、FPGA 控制区域的设计理念

在Altera 公司研发的平台上，USB3.0 的数据高速缓存器区域、存储区域以及控制区域按照一定的顺序将数据传输。对于FPGA 的不同功能块，相互之间并行执行的，互不干扰；但现实中，实现一个较小的完整的功能板块，必然是顺序操作的。FPGA 主要包括三种设计方式：面向状态的设计、面向活动的设计和面向结构的设计。

1.高速缓存区域

在这个区域中，设计是以状态机为代表的设计方式，即通过控制信号和时序信号触发状态机进行时序的迁移。利用网络地址建立两个缓存区域，板块一负责数据的接收和程序的编译，板块二则将编译好的数据返回给上一层，并将存储位置转换为32bit。板块一在系统中所占的存储量为2000bit,第二代双倍数据率同步动态随机存取存储器将载入系统的可读数据进行处理编译，为应对突发情况，系统自动将大于64bit 的数据编译。板块二在系统中所占的存储量为1000bit,烧录入时为64bit,出时占据的空间为入时的一半。

2.随机存取存储区域

DDR2 采用JEDEC 开发的新一代的内存技术标准。该标准定义了DDR2 封装、寻址及操作、电气等所有特性。数据存储区域主要按照一定的顺序进行存储，即先进先出板块一优先于随机存储区域，随机存储区域又优先于先进先出板块二。DDR2 采用电容存储数据信息，电容的漏电造成数据丢失，必须要定时刷新才不会丢失。为了保存内部数据，DDR2 每隔一定的时间就要对每一行进行刷新，根据DDR2的JEDEC 标准，最多每隔7.8us 就要刷新一次，用来保持DDR2 内部数据的正确性。DDR2 有两种刷新模式：自刷新(self-refresh)和自动刷新(auto-refresh)。自刷新通常工作于所有bank 都处于空闲的状态，功耗低，但是进入自刷新模式和退出自刷新模式都要经过复杂的时序步骤来完成，控制复杂。自动刷新模式由定时器产生刷新命令，易于控制，因此一般选择自动刷新模式。

3.USB 控制区域

控制传输是一种特殊的传输方式，且传输过程相对以上三种而言更复杂一些，当USB 设备初次连接主机时，用控制传输传送控制命令等对设备进行配置。同时设备接入主机时，需要通过控制传输去获取USB 设备的描述符以及对设备进行识别，在设备的枚举过程中都是使用控制传输进行数据交换系统装载好固件配置以后，使可编程逻辑接口与芯片间建立输送通道，将随机存取存储器中的数据由USB 端输出到客户端。所有的程序按照先进后出的方式在系统中运行和传输，备有两个可编辑接口A0 和A1，当两个接口的比值为0 并且数据未缓存满时，将数据烧录到FX3 芯片里。

五、结束语

本文主要分析研究了以USB3.0 为高速数据接口，FPGA 为主控芯片和DDR2SDRAM 为储存模板的高速数据传输系统，并通过实验进行了验证。实验结果显示，最新的USB3.0 控制芯片的兼容性保持稳定的同时，极大地提高了带宽，能够更快的识别器件，功能要比之前的更加强大，数据处理能力更加灵活和高效，满足了高速大容量数据传输的性能要求，可广泛用于各大容量数据处理系统中；FPGA 作为本实验的数据传输的控制领域，以Altera 公司设计开发的QuartusII 作为实现功能的数字平台，最终实现了USB3.0 高速传输电路的高速缓冲FIFO 模块、DDR2 存储控制模块、USB 控制模块的时序设计；DDR2 内存每个时钟能够以4 倍外部总线的速度读/写数据，能够以内部控制总线4 倍的速度运行，采用1.8V 电压，相对于DDR 标准的2.5V，降低了不少，从而提供了明显的更小的功耗与更小的发热量，这一点的变化是意义重大的。本系统可以满足数据传输所需的高速和稳定的要求，并且具有广泛性和实用性,在未来的电子产品竞争中具有很大的竞争潜力。