文/冯肖雄 邱超

IP化是未来网络和业务的发展趋势，在全网IP化的过程中，将存在一个长期的过渡过程，在此过程中，通信网络中将同时存在多种业务形式，如TDM、ATM、IP、Ethernet业务等，这些业务对于承载网络的要求与传统的IP业务有所不同，对IP承载网络提出了挑战。以TDM为例，传统网络（PDH/SDH）在传送TDM业务（如E1/T1）的同时，可以准确传送时钟信息，同时TDM业务对时延和抖动都有严格的要求，这些都对全IP化的承载网络提出了新的要求。由于运营商对于TDM/ATM等各种传统业务设备及资源都有大量的投资，不可能在短期内全部放弃，因此必须寻求解决方案，将这些传统业务用新技术承载。

PWE3技术应运而生，成为为解决传统通信网络与IP承载网络结合而提出的方法之一。

1 算法原理

PWE3业务中时钟恢复算法分为DCR和ACR两种模式算法，这里着重介绍DCR算法。

DCR算法：

DCR算法通过上游向下游传递时间戳或传递正负调整的方式来实现时钟恢复，该算法要求上下游锁定相同的高精度时钟源PRC。

当使用传递时间戳模式时，上游发送侧将时间戳信息打入PWE3报文的RTP字段，下游接收侧提取PWE3报文的时间戳，得到相邻两个PWE3报文的时间戳差，由此计算出C12复帧间隔的有效比特数，结果与正常无调整时的1024BIT比较得到该C12复帧周期内的正负调整方式，用以完成SDH组帧。

当使用传递正负调整方式时，上游发送侧将码速调整方式的累加值信息打入PWE3报文的RTP字段，反向直接得到正负调整方式完成组帧。

2 时钟恢复算法实现结构

DCR时钟恢复算法的原理是根据cesp_drop_recover模块提取的报文标识脉冲ces_pack_pulse_in、报文端口号ces_pack_port_in、报文序列号ces_pack_seqid_in和报文中携带的时间戳ces_pack_timestamp_in等信息，恢复出每个C12复帧对应的码速调整方式vc_pdh_adjust_mod_out。

DCR算法的时间戳在PWE3报文传递是通过比特调整模式进行的。

传递bit调整模式：

当传递bit调整模式时，在进行PWE3封装时，每读出一个E1帧，就将该帧对应的bit调整数进行累加，即相邻两个PWE3报文的调整数的差值是后一个PWE3报文中级联E1帧的bit调整的累加值。反向直接提取出相邻两个PWE3报文的差值，正调整为0、1、2...，负调整为0xffff、0xfffe、0xfffd...。

最后将VC通道号和时钟调整值写入FIFO中，当使能传递时钟周期模式时，写入FIFO的数据是一个period内的调整方式，当使能传递bit调整方式时，写入FIFO的数据是一个PWE3报文内的调整方式。从FIFO中读出调整方式并累加，即得到从初始报文开始的bit调整方式累加值，并写入dcr_bit_adjust_ram中缓存，sdh_gen模块生成VC4总线协议格式，在j1v5有效时从RAM中读取bit调整方式累加值，若为正值，输出该2KHz复帧的bit调整方式为正调整，vc_pdh_adjust_mod_out=2’b01，RAM中的调整方式减1；若为负值，则输出2KHz复帧的bit调整方式为负调整，vc_pdh_adjust_mod_out=2’b10，RAM中的调整方式加1；若为0，vc_pdh_adjust_mod_out=2’b00，无调整。

3 结论

针对PWE3业务中非常重要的时钟恢复模块，本文提出了一种VLSI实现结构，并详细介绍了DCR时钟恢复模式下的时序工作细节，将该部分算法进行VLSI设计，并FPGA上板调试后，该算法映射的电路结构具有低功耗、高工作效率以及超强稳定性的特点，有很大商业价值。