摘要：文章以提高集成电路版图设计能力与效率为目的，首先介绍了版图设计的根本原则以及设计方法存在的优缺点，其次阐述了集成电路版图设计流程，并且着重分析了设计技巧，重点在于如何更加高效的完成集成电路版图设计，为后续版图数据tape-out奠定基础。

关键词：集成电路版图；版图设计；设计技巧

信息技术的发展推动了集成电路设计水平的提升，由于芯片面积和工艺尺寸的不断减小，使集成电路版图设计技巧方面面临非常严格的要求。设计人员必须要对电路形式、参数设置以及应用场景等进行充分考虑，才能够满足设计需求。但是版图工程师在进行集成电路版图设计的过程中，经常会面临一些问题，影响芯片的功能与性能。为了保证集成电路版图设计的正确性和准确性，文章重点围绕设计技巧展开论述。

1 版图设计根本原则

作为电路的设计人员，必须保证电路设计环节的紧凑型，以更快的效率完成产品设计。版图设计主要涉及到几种不同的设计方式：如果以自动化程度为依据，版图设计分为人工设计、自动布局布线两种；如果以布局模块限制为依据，版图设计有全定制、半定制这两种类型[1]。通常正式开始版图设计前，设计人员必须了解所使用的工艺文件及设计规则，将其作为设计的参考依据。明确设计规则期间，要对掩膜对准以及非线性等因素进行全面考虑。设计规则规定了各种图形所要满足的要求，然而各个企业所使用的工艺及设计规则存在很大差异，因此要解决这一问题，需要应用高级CAD工具，兼容各种工艺，便于设计版图。自然其中也存在一些缺点，比如线性度的应用范围受限等，这些都对集成电路版图设计造成限制。

2 集成电路版图设计技巧

2.1 整体规划设计

针对集成电路版图设计，其中最为重要的就是整体设计（即top设计），直接关系到所有block所在位置以及布局布线。整体布局设计方法和成型电路图相似度非常高，按照模块面积进行适当的调整，将其进行有效拼凑。这里提到的布局，主要是指将已经完成设计的功能模块与芯片限定面积相结合，按照位置进行合理规划，使各个单元与设计尺寸能够得到规划设计，并且保证模块、单元位置的准确性，同时这也是确保芯片面积最小化的关键点。整体设计中包括焊盘设计，有利于实现电路信号与外围封装的有效连接。所以，整体设计时必须要充分考虑模块设计以及焊盘布局这两个因素[2]。现如今应用比较普遍的集成电路版图设计工具包括以下几种：Cadence、Synopsys、Mentor Graphics，其中Cadence性能最佳，重点体现在电路版图设计以及自动布局布线等方面，同时也为集成电路版图设计验证及仿真提供了条件。

2.2 分层设计

分层设计是以整体设计为前提进行的模块化设计工作，所以必须要全面掌握整体电路设计，才能够更好的开展模块设计。第一，立足于整体设计，针对集成电路内所有模块以及元器件进行有效设计；第二，设计期间需要将集成电路划分为不同的单元，对于所有单元以及模块接口进行分层设计，为版图的整体设计奠定基础。布线过程中一般会对布线复杂性进行考虑，使用总体布线、详细布线这一模式。其中总体布线时，要将线网放置在适当的区域范围，如此才能够保证布通率；详细布线是以总体布线为前提，作用在于明确连线位置。使用分步布线这一形式可以解决局部拥挤的问题，将布线步骤加以简化，提升布线成功率。

2.3 版图验证与优化

集成电路版图验证流程如下：第一，DRC验证。利用设计规则对每层图形逐一进行检查，标记发现的错误，并且对每项错误及位置进行明确的解释，然后根据错误提示逐一修改错误的地方，使版图设计全部满足物理设计规则的要求，DRC是个反复的过程，需要不断的修改检查验证；第二，详细检查版图中的开路与短路等现象，及时解决问题，并且将其控制在最短连接通路内；第三，LVS验证。由电路导出网表，通过对所有版图中器件及连接关系与电路原理图的比对，针对其中存在的不同及时修改，保证版图与电路设计的一致性；第四，通过对版图的分析进行深入修改，重点对连接情况以及最终结果进行检查，确保连接正确的同时，也要保证结果的准确性。之后针对版图与电路图进行深入分析，每次版图进行修改之后都要重新完成DRC，LVS等一系列工作；第五，检查版图面积是否最小最优化，提升运行速度，并且对电路性能进行优化，将电路延时信息、网表等提取出来进行验证。在一般的工艺中还要求对设计的版图进行ERC，antenna，soft connect check等的检查，个别特殊的高压工艺中可能还存在针对某一个特殊器件的DRC等检查。在所有的验证工作完成之后就基本完成了版图设计工作。

集成电路版图设计需要持续优化，优化是个无止境和权衡取舍的过程。所以，为了选择最适合的设计方法，必须要反复检查版图设计总体布线以及布局，保证版图设计质量。版图设计所有流程中，后续步骤都是以之前步骤结论作为依据。鉴于此前的布局设计过程中，必须对之后环节布局设计进行充分考虑，确保所有环节布局设计相统一，同时各个环节之间互相影响。针对版图设计展开全面考虑以及全盘优化，如此才能够保证布局效果。

2.4 版图寄生参数提取

集成电路版图设计完成之后，需要提取寄生参数，其中主要包含寄生电阻、寄生电感以及寄生电容。在版图完成DRC和LVS验证之后就可以提取寄生参数给电路设计工程师，进行版图的后仿真。对于后仿出来的结果直接关系到电路的优化设计和版图的修改。最后对芯片版图以及设计数据文件等进行确认，为后续环节奠定基础[3]。

2.5 与IC设计工程师积极沟通

集成电路版图设计期间，最重要的环节就是和IC设计工程师进行沟通，沟通体现在设计的每一个环节中。及时掌握电路工程师对于版图设计的想法，确定工程师设计构思，明确对版图布局的侧重点以及在进行版图过程中需要注意隔离，匹配的地方，以减少版图中的干扰噪声等。如此才能够丰富版图设计要素，清楚设计师和工程师想法的不同之处以及冲突点，更加快速且高效的完成集成电路版图设计。

结束语：

综上所述，集成电路版图设计是众多设计方法中最具价值意义的一种，它要求在更小的面积内放入更多的元器件，在完善功能的同时还要降低其功耗，可谓精益求精的一个过程。随着集成电路行业的迅速发展，尤其是最近不断向版图设计中投入人力、物力等資源，研制新的版图设计工艺，简化设计操作的同时，缓解设计工程师的工作压力，从而全面提高集成电路版图设计效率。现如今，电子技术得到广泛普及，这会不断推动整个行业的发展，今后集成电路版图设计将迎来更加光明的未来。

参考文献：

[1]黄莹，王直杰.Calibre验证在集成电路版图设计中的应用[J].电脑编程技巧与维护，2015（23）：100-101+103.

[2]余菲，赵杰，陈树楷.尺寸及版图设计对集成电路差分放大器性能的影响[J].深圳职业技术学院学报，2015，14（05）：12-15+41.

[3]陈娟，竺兴妹，段倩妮.面向三维集成电路版图设计的EDA插件研究[J].电子器件，2015，38（04）：749-753.

作者简介：杨志磊（1987.6--）；性别：男；籍贯：湖北武汉；学历：本科；研究方向：集成电路版图设计。