赵逸涵 段宝兴 袁嵩 吕建梅 杨银堂

(西安电子科技大学微电子学院,宽禁带半导体材料与器件教育部重点实验室,西安 710071)

1 引 言

横向双扩散金属氧化物半导体场效应管(lateral double-diff used MOSFET,LDMOS)由于其具有横向沟道且电极均位于器件表面,便于与其他低压电路、器件集成,因此被广泛应用于高压集成电路与智能功率集成电路中,成为第二次电子革命的核心技术[1−5].第三代半导体材料SiC和GaN因其材料具有禁带宽度大、高临界击穿电场、高电子迁移率等诸多优点,逐渐成为研究热点[6−10].然而这类材料和器件由于特殊的工艺以及高昂的成本,且在器件可靠性方面一直存在诸多问题亟待解决[11−13],所以硅基半导体器件仍是当前研究和应用的热点.在LDMOS器件设计过程中,击穿电压(breakdown voltage,BV)一直是一项至关重要的参数.自从减小表面电场(reduced surface field,RESURF)技术[14]提出以来,通过电场调制效应来改善器件横向表面电场分布,提高器件击穿特性一直是一个备受关注的研究方向[15−20].

本文提出了一种新型LDMOS结构,在传统LDMOS漏端加入了纵向辅助耗尽衬底层(assisted deplete-substrate layer,ADSL),通过扩展纵向耗尽区从而达到电场调制效果,不仅使得纵向的电场得到优化,同时也使横向电场得到大幅提升.利用仿真软件ISE-TCAD[21]进行仿真,当漂移区长度均为70µm且都满足RESURF条件时,器件新结构的击穿电压由传统结构的462 V提升到897 V,提高了94%.并且新结构的优值( figure-of-merit,FOM)(FOM=BV2/Ron,sp)相比于传统结构的0.55 MW/cm2也提高到1.24 MW/cm2,提升了两倍之多.可以看出,ADSL LDMOS器件性能相比于传统LDMOS有了极大的提升.

2 器件结构

图1为本文提出的ADSL LDMOS结构示意图,可以看到该结构与传统LDMOS的区别在于新结构在漏端下方加入了一个N型ADSL.由于N型ADSL的加入,新结构的击穿电压以及优值相比于传统LDMOS均有了极大的提高.ADSL从以下三个方面影响新结构的击穿特性:1)漏端下方的纵向耗尽区会进一步向衬底扩展;2)纵向体电场受ADSL的影响,会在埋层底部边界出现一个新的电场峰,从而使得纵向电场得到优化,纵向击穿电压提升;3)表面电场同样会受ADSL的影响,使得横向的表面电场也得到了优化,横向击穿电压得以提升.

由图2可以清楚地看到漏端下方纵向耗尽区的扩展,由传统LDMOS的64.4µm扩展到了ADSL LDMOS的95.6µm,增加了50%左右.由于ADSL的引入,在漏端下方的埋层底部边界引入了一个新的电场峰,纵向耗尽区向衬底扩展,使纵向电场得到大幅优化.

图1 ADSL LDMOS剖面示意图Fig.1.Cross section of the ADSL LDMOS.

图2 击穿时传统LDMOS与ADSL LDMOS电势线分布(右侧为漏端)Fig.2.The electric potential lines distribution at the breakdown of the conventional LDMOS and ADSL LDMOS(right side is the drain).

图3 传统LDMOS与ADSL LDMOS的横向表面电场分布(a)和纵向电场分布(b)Fig.3.The lateral surface electric field distribution(a)and verticalelectric filed distribution(b)of conventional LDMOS and ADSL LDMOS.

图3为在漏端下方引入一个新的纵向ADSL对于LDMOS击穿特性的影响.从图3(a)横向电场的对比可以看出,新结构的横向表面电场受到纵向ADSL引入的电场调制效应的影响,相比于靠近源端区域,在靠近漏端的区域电场强度得到了大幅提升.所以,由于ADSL的引入,使得ADSL LDMOS的横向表面电场的到了优化,这会使得器件横向击穿电压大幅增加.

另一方面,从图3(b)纵向电场的对比可以看到,漏端纵向耗尽区进一步向衬底扩展,在纵向埋层的底部边界引入了一个新的电场峰.这使得纵向漏端电场峰明显降低,而新的电场峰的出现使得纵向电场分布更加均匀,漏端纵向电场得到优化,器件纵向击穿电压得到提高.由于上述原因,器件的击穿电压由传统LDMOS的462 V提升到ADSL LDMOS的897 V,提升了94.2%.

然而ADSL LDMOS的漂移区浓度比起传统LDMOS的漂移区浓度减小了,这意味着新结构的比导通电阻Ron,sp会增大,所以在评估器件性能时引入了优值FOM作为标准.从图2中可以看到,ADSL LDMOS的优值FOM相比于传统LDMOS有了大幅的提升,从0.550 MW/cm2增加到1.240 MW/cm2,提升了125%.因此,ADSL LDMOS相比于传统LDMOS在器件性能方面有了极大的提升.

在工艺实现方面,本文提出的结构较传统的LDMOS工艺仅增加了形成N型ADSL层所需的额外工艺.首先由P+型衬底外延具有一定浓度的P型衬底,接着进行刻槽并外延形成一定浓度的N型ADSL层,之后的漂移区及源、漏、沟道等工艺与传统LDMOS相同.对于分区的ADSL LDMOS在外延时进行多次N型外延,以形成分区的ADSL层即可.本文的仿真分析完全按照以上的工艺过程定义,结构、浓度参数均根据优化条件确定.

3 仿真分析

利用ISE TCAD对器件性能参数影响进行仿真,ADSL LDMOS与传统LDMOS的漂移区长度相等且均为LD=70µm,漂移区厚度TD=2µm,而ADSL LDMOS新加入的ADSL长度TA=40µm,宽度为XA=1µm;两种结构的衬底浓度均为1×1014cm−3,传统LDMOS在满足RESURF条件下优化的漂移区浓度为3×1015cm−3,而ADSL LDMOS结构同样在满足RESURF条件时,其优化的漂移区浓度为1.8×1015cm−3,ADSL的浓度为6.5×1015cm−3.

当加入N型ADSL层时,N型杂质的掺杂总剂量就会增大,为了满足RESURF条件,漂移区浓度Nd就会下降.图4(a)所示为TA=40µm的ADSL LDMOS击穿电压随漂移区浓度的变化,不同Nd对应的击穿电压均在N型ADSL层浓度NA优化条件下得到.可以看到,随着漂移区浓度Nd的降低,击穿电压不断上升,并在Nd=1.8×1015cm−3时达到最大,即此时满足最佳RESURF条件.然而随着漂移区浓度Nd不断减小,器件的比导通电阻会不断增加.图4(b)为对于不同漂移区浓度Nd得到其优值FOM变化,同样可以看到在Nd=1.8×1015cm−3时FOM达到最大值.

图4 ADSL LDMOS击穿电压BV(a)和优值FOM(b)随漂移区浓度Nd变化Fig.4.The BV(a)and FOM(b)as a function of the Ndof the ADSL LDMOS.

对于单一漂移区浓度Nd=1.8×1015cm−3的ADSL LDMOS,进一步考虑ADSL层浓度的优化过程.如图5(a)所示,当N型ADSL层浓度NA不断增加,击穿电压也随之增加,并在NA=6.5×1015cm−3时有最大值,之后击穿电压迅速下降.其原因可以从图5(b)中的纵向电场分布得到:当加入了ADSL层,在此纵向埋层的底部引入了新的电场峰,此电场峰的引入会使纵向电场分布得到优化;随着N型ADSL层浓度NA不断增加,新引入的电场峰逐渐增加,而靠近漏端的电场峰不断减小,并在NA=6.5×1015cm−3有电场最优分布,击穿电压达到最大值;当ADSL层浓度NA继续增加,可以看到纵向电场在靠近漏端的电场峰急剧减小,击穿电压也随之降低.

图5 ADSL LDMOS的击穿电压BV(a)和纵向电场分布(b)随ADSL层浓度NA的变化Fig.5.The BV(a)and verticalelectric field distribution(b)as a function of the NAof the ADSL LDMOS.

图6 ADSL LDMOS的击穿电压BV和漂移区浓度Nd(a)以及优值FOM(b)随ADSL长度TA的变化Fig.6.The BV,Nd(a)and FOM(b)as a function of TAof the ADSL LDMOS.

图6(a)所示为ADSL LDMOS的BV与Nd随着长度TA的变化而变化的趋势,可以看到,BV随着TA的增加逐渐增大,但是在TA大于40µm后增加幅度变缓,而在TA为20—40µm之间增长迅速;Nd随TA的增加不断减小,这意味着比导通电阻不断增加.

图6(b)所示为优值FOM随TA的变化,可以看出TA在20—40µm之间,优值FOM基本持平,但击穿电压BV依旧上升.所以,在TA=40µm时ADSL LDMOS具有最佳性能.但当TA的增加到40µm以上时,优值迅速下降.引起这种现象的原因可以通过电场变化来解释,如图7所示.

由图7(a)可见,随着TA的增加,N型杂质总的掺杂剂量就会增大,为了满足RESURF条件,漂移区浓度Nd就会降低,这意味着比导通电阻会不断增加.另一方面,随着TA的增加,表面电场在靠近漏端的电场强度不断提升,这也意味着击穿电压随之不断升高.但是,当TA大于40µm时,由于过深的埋层对于表面电场的影响也随之减小,所以表面电场的电场强度提升也逐渐放缓,这就意味着击穿电压的提升逐渐放缓.从图7(b)中可以看到,随着TA的增加,新引入的电场峰会随着ADSL的底部边界位置的加深从而移动.这会使得电场线包围的面积增加,又因为击穿电压BV满足因此击穿电压会得到提升.然而,随着TA的增加,又会导致漏端电场峰与新引入的电场峰之间的电场强度下降,这会限制电场线下所包围的面积的增加.所以,与之前的分析一致,在TA从40µm增加到60µm时,击穿电压增张的速度会逐渐放缓.以上分析就是FOM在TA=40µm时性能达到最优、而当TA大于40µm时迅速降低的原因.

图7 ADSL LDMOS随TA变化 (a)横向表面电场分布;(b)纵向电场分布Fig.7.The lateral surface electric field distribution;(a)and verticalelectric field distribution(b)with different TAof the ADSL LDMOS.

图8 ADSL分区 (a)横向表面电场分布;(b)纵向电场分布Fig.8.The lateral surface electric field distribution(a)and verticalelectric field distribution(b)of the partitioned ADSL LDMOS.

为了更进一步对ADSL LDMOS进行优化,本文还对ADSL层进行了分区,如图1中所示,且均是等距离分区.进行分区的ADSL LDMOS均是TA=40µm,漂移区浓度Nd=1.8×1015cm−3.分区时为了仍然满足RESURF条件,不能改变已经优化过的漂移区浓度,所以只改变ADSL的分区浓度,而漂移区浓度不变.如图1中所示,三分区时将ADSL层进行等距离分区为I,II,III三个区域,I区浓度为9×1015cm−3,II区浓度7.5×1015cm−3,III区浓度3×1015cm−3;同理双分区等距离分为I,II两个区域,I区浓度为8.5×1015cm−3,II区浓度4.5×1015cm−3.双分区优化之后,击穿电压由未分区时的897 V增加到了938 V,三分区优化后的击穿电压达到了947 V,击穿电压均有所提高.

从图8(a)中可以看到,随着等距离分区的加入,横向表面电场在靠近漏端的电场强度较没有分区时更大,击穿电压增加.但是,当等距离三分区时,可以看到电场强度基本没有提升.图8(b)中,在等距离分区的边界处引入了新的电场峰,双分区时在ADSL中间出现的电场峰使得纵向电场分布更加均匀,击穿电压上升.然而三分区时,新引入的两个电场峰较双分区时并没有提升太多,且在漏端以及ADSL底部的电场峰也在下降,所以击穿电压提升不大.可见分区对器件击穿电压有一定提升,但是当分区数大于等于2时,击穿电压趋于饱和.

4 结 论

本文提出了一种新型的ADSL LDMOS,与传统LDMOS不同,新结构在漏端加入了ADSL,这使得ADSL LDMOS的纵向耗尽区扩展,并且使得纵向以及横向电场得到优化.结果表明,在二者漂移区长度均为70µm时,击穿电压由传统LD-MOS的462 V提升到了ADSL LDMOS的897 V,并且优值FOM也由也从0.55 MW/cm2提升到了1.24 MW/cm2.本文还对ADSL进行了掺杂分区,双分区优化后的击穿电压达到了938 V,三分区时为947 V.

[1]Yi B,Chen X B 2017IEEE Trans.Power Electron.32551

[2]Wei J,Luo X R,Shi X L,Tian R C,Zhang B,Li Z J 2014Proceedings of the 26th International Symposium on Power Semiconductor Devices&IC’sWaikoloa,Hawaii,June 15–19,2014 p127

[3]He Y D,Zhang G G,Zhang X 2014Proceedings of the 26th International Symposium on Power Semiconductor Devices&IC’sWaikoloa,Hawaii,June 15–19,2014 p171

[4]Duan B X,Zhang B,Li Z J 2007Chin.Phys.Lett.241342

[5]Duan B X,Cao Z,Yuan S,Yuan X N,Yang Y T 2014Acta Phys.Sin.63247301(in Chinese)[段宝兴,曹震,袁嵩,袁小宁,杨银堂2014物理学报63247301]

[6]Kamath A,Patil T,Adari R,Bhattacharya I,Ganguly S,Aldhaheri R W,Hussain M A,Saha D 2012IEEE Electron.Device Lett.331690

[7]Huang T D,Zhu X L,Wong K M,Lau K M 2012IEEE Electron.Device Lett.33212

[8]Zhou C H,Jiang Q M,Huang S,Chen K J 2012IEEE Electron.Device Lett.331132

[9]Lee J H,Yoo J K,Kang H S,Lee J H 2012IEEE Electron.Device Lett.331171

[10]Lee H S,Piedra D,Sun M,Gao X,Guo S,Palacios T 2012IEEE Electron.Device Lett.33982

[11]Hao Y,Zhang J F,Zhang J C 2013Nitride Wide Band Gap Semiconductor Material and Electronic Device(1st Ed.)(Beijing:Science Press)pp1–5(in Chinese)[郝跃,张金凤,张进成2013氮化物宽禁带半导体材料与电子器件(第一版)(北京:科学出版社)第1—5页]

[12]Jha S,Jelenkovic E V,Pejovic M M,Ristic G S,Pejovic M,Tong K Y,Surya C,Bello I,Zhang W J 2009Microelectron.Eng.8637

[13]Arulkumaran S,Liu Z H,Ng G I,Cheong W C,Zeng R,Bu J,Wang H,Radhakrishnan K,Tan C L 2007Thin Solid Films5154517

[14]Appels J A,Vaes H M J 1979International Electron Devices MeetingWashington,D.C.,December 3–5,1979 p238

[15]Wei J,Luo X R,Ma D,Wu J F,Li Z J,Zhang B 2016Proceedings of the 28th International Symposium on Power Semiconductor Devices&IC’sPrague,Czech Republic,June 12–16,2016 p171

[16]Qiao M,Wang Y R,Zhou X,Jin F,Wang H H,Wang Z,Li Z J,Zhang B 2015IEEE Electron.Device Lett.622933

[17]Duan B X,Cao Z,Yuan X N,Yuan S,Yang Y T 2015IEEE Electron.Device Lett.3647

[18]Duan B X,Cao Z,Yuan S,Yang Y T 2015IEEE Electron.Device Lett.361348

[19]Zhang W T,Qiao M,Wu L J,Ye K,Wang Z,Wang Z G,Luo X R,Zhang S,Su W,Zhang B,Li Z J 2013Proceedings of the 25th International Symposium on Power Semiconductor Devices&IC’sKanazawa,Japan,May 26–30,2013 p329

[20]Luo X R,Li Z J,Zhang B,Fu D P,Zhan Z,Chen K F,Hu S D,Zhang Z Y,Feng Z C,Yan B 2008IEEE Electron.Device Lett.291395

[21]ISE TCAD Manuals,release 10,Synopsys