侯建平 张家训 何 凯

（深圳市国微电子有限公司，广东 深圳 518057）

一种封装管壳快速建模方法

侯建平 张家训 何 凯

（深圳市国微电子有限公司，广东 深圳 518057）

随着芯片工作频率越来越高，越来越多的封装被应用于高速电子系统。IC封装的电性能在整个系统性能上起着越来越重要的作用。工程师经常会遇到基板层数减少或者电源地管脚数量有限，但以W irebond形式封装的IC仍要工作在超高的频率。在封装电性能未知的情况下要确认整个芯片是否能正常工作将非常困难，这将会影响产品推向市场的时间。为了提高设计效率及成功率，有必要从Chip-Package-Board的系统仿真中找出设计的盈余。基于此原因，需要评估出封装管壳的寄生参数并用于系统的仿真。本文介绍了一种管壳建模的快速方法。

封装；高速系统；信号完整性；寄生参数；建模

1 引言

集成电路的封装管壳通常包含有引线键合丝、基板与焊接管脚。其中引线键合丝用于连接dies与基板；基板则包含有绑定焊盘、金属走线、过孔等连接通路。常见的管脚有BGA锡球、Leadframe等形式。图1为一个BGA封装设计的立体图。

图1 BGA封装设计立体图

高频信号在管壳内传输时，不能把管壳内的传输通路看作简单的导线。管壳中的引线键合线、绑定焊盘、金属走线、过孔、锡焊球都存在着寄生参数。寄生的电感、电容将使信号产生畸变并造成电源的扰动。

在芯片设计阶段，工程师通过仿真来确认设计是否满足要求，而仿真环境是否贴近真实环境将影响仿真结果。因此，仿真时需将封装管壳的寄生参数添加进去，所以需要找到一种方法能够快速地评估出管壳的寄生参数。

2 建模方法

采用仿真建模法。仿真时需用到Sigrity Xtractim软件。

3 建模步骤

3.1 文件准备

提取模型需先准备管壳文件--*.mcm类型管壳设计文件。采用Sigrity Xtractim提取管壳模型。但是Xtractim软件不能识别*.mcm类型文件，需先用Sigrity spdgen软件打开*. mcm文件并另存为*.spd文件。

3.2 参数设置

提取管壳模型前，需进行一系列参数设置。参数设置涉及两个方面，分别是仿真软件与管壳相关设置。软件需要设置运行模式和仿真时的运行频率。采用提取模式能够直接生成管壳的SPICE模型，运行频率则设置为管壳芯片的最高工作频率。管壳相关的设置主要有封装整体设置、基板参数、键合丝、封装管壳管脚参数。

（1）封装整体设置

封装整体设置主要有三项，分别是：Die安置模式、封装类型、绑定与倒装选择。图2为封装设置选择。

图2 封装设置选项图

（2）基板参数设置

基板需要设置的参数主要有：叠层厚度（包括导电层和介质层）、导电率、介电常数、损耗正切角。图3为基板叠层参数设置。

图3 基本叠层设置图

（3）引线键合丝设置

引线键合丝需要设置的参数主要有：键合丝直径、电导率、绑定模型（涉及绑定角度、高度、长度）。图4为引线键合丝参数设置。

图4 键合丝参数设置图

（4）BGA锡焊球设置

BGA锡焊球需要设置的参数主要有：最大直径（Dmax）、管壳接触面直径（D2）、PCB板接触面直径（D1）、焊接后高度（HT）、材料电导率。图5为BGA锡焊球参数设置。

图5 BGA锡焊球参数设置

3.3 执行仿真生成管壳模型

完成所有设置后，在Xtractim文件中执行仿真，软件将根据管壳设计文件提取出管壳的模型。模型类型有SPICE模型和IBIS模型，其中SPICE模型有T型和Pi型两种，自动生成的模型名称后缀为*.ckt。

3.4 查看结果

（1）生成模型检查

仿真完成后，软件可自动生成管壳模型，类型有：SPICE模型（有T型和Pi型两种）和IBIS模型，图6为模型概览界面。

图6 模型概览图

（2）查看具体寄生参数

仿真完成后，在“View/Export Results”流程栏里点击“RLCPer Net”可以查看每个网络的RLC寄生参数，图7为传输网络的RLC寄生参数。

图7 网络RLC参数图

也可在“View/Export Results”流程栏里点击“RLC vs. Net Length”查看RLC参数与走线长度的关系，图8为RLC参数与传输网络长度的直观显示图。

图8 RLC参数与传输网络长度关系图

也可在“View/ExportResults”流程栏里点击“CrossTalk”查看走线与相邻走线的串扰，图9为相邻传输网络的串扰强度图。

图9 相邻传输网络串扰强度图

4 结论

采用Sigrity Xtractim软件可以快速提取封装管壳模型：SPICE模型或者IBIS模型。也可以方便查看各个网络的寄生参数甚至分段寄生参数。对比上述寄生参数与理论计算结果非常接近。在芯片成型后，对比仿真结果和实测结果，也非常接近。实践证明模型是准确可靠的。

[1]Cadence.X tractIM User’sGuide[Z].Version 16.6,January 17,2014.

[2]Cadence.X tractIM Tutorial[Z].Version 16.6,January 3,2014.

A FastMethod ofModel Building of the Package

Hou Jianping Zhang Jiaxun He Kai
(Shenzhen StateM icroelectronicsCo.,Ltd.,Shenzhen 518057,Guangdong)

As theworking frequency of the integrated circuits increased,more kinds of package have been used in high speed electronic system.The electronic performance of the package plays amore important role in the system than ever.Engineersw illalwaysmeet the situation that the layers of the base-boardmustbe reduced or the numberof the power pins is lim ited,however the IC packaged inWirebondmay stillbeworked in high frequency.It’svery difficult to confirm the IC’sworking conditionwhen the performance of package isunclear,whichw ill cause the delay of productextension.In order to improve the efficiency of the design,it’s necessary to find themargin of the design through the emulation of the“Chip-Package-Board”system.Based on this reason,the parasitical parameter of the packagemust be evaluated and used in the system emulation.This paper introduces a fastmethod to build the packagemodel.

package;high speed system;signal integrality;parasitize parameter;modelbuilding

TN405

A

1008-6609(2017)06-0034-03

侯建平（1979-），男，江西兴国人，学士，工程师，研究方向为集成电路的系统验证。