李亮辉++李青平

摘 要：基于使用需求，介绍了一款频率合成的设计，阐述了频率合成器的设计过程和部分需要考虑的问题，同时，提供了一种频率合成的实现方案。该方案不仅形式简单，易于实现，而且可以在几十兆赫至15 GHz之间的任意频段内工作，具有广泛的应用性。

关键词：HMC830；锁相环PLL；低杂散；低相位噪声

中图分类号：TN74 文献标识码：A DOI：10.15913/j.cnki.kjycx.2016.14.067

某项目的频率合成器要求所产生的频率范围为6 000～9 200 MHz，频率步进为10 MHz的信号。本设计充分利用锁相环技术和DDS技术的特点，有效地解决了系统对频率合成器的相位噪声、杂散、频率步进提出的要求。它具有广阔的应用前景。

1 方案选择

技术指标要求：输出频率范围为6 000～9 200 MHz，频率最小步进为10 MHz，输出相位噪声小于等于-98 dBc/Hz（@±10 kHz），小于等于-98 dBc/Hz（@±100 kHz），输出杂散抑制65 dBc，输出8路，功率小于15 W。

目前，频率合成主要有3种方法，即直接模拟合成、锁相环合成法和直接数字合成法。表1为常规锁相芯片的对比，其中，HMC702、HMC703都内置了÷2分频器。

为了便于控制和扩展，再加上相噪指标的需要，被驱动环（输出环）最终选定了HITTITE公司的HMC698作为锁相电路。要想实现高达9.2 GHz的工作频率，必须在反馈回路增加÷2的前置分频器。最终选定的频率综合器的实施方案如图1所示。

在具体工作中，将HMC830作为参考环，输出环主要由HMC698、ADF5000和6 000～9 200 MHz的VCO构成。输出环VCO的输出信号经过放大分路后输出八路信号。

2 指标分析

2.1 输出环相噪指标分析

根据噪声功率叠加理论得到表1所示的最终结果。因此，可确定频率综合器最终的输出信号相噪约为-97 dBc/Hz@1 kHz，-101 dBc/Hz@10 kHz，-103 dBc/Hz@100 kHz。相噪指标能够满足指标的要求。

2.2 输出环杂散分析

由于Fout=20Fpll，其中，Fpll为HMC830的输出频率。依据设计需要，可以得到：Fpll=300～460 MHz，即Fpll的步进为0.5 MHz，归至HMC830的1 500～3 000 MHz处的步进为2 MHz（输出分频比为4时）或4 MHz（输出分频比为8时）。依据此步进和所用环路带宽（90 kHz），最终输出杂散达到65 dB没有问题。

3 测试结果和分析

实际测试结果如表2所示。

4 结束语

本方案易于频率的扩展，只需更换输出环的VCO、微调输出环的环参就可以制成从几十兆赫到15 GHz之间不同工作频率段、不同频率步进的综合器。它们具有良好的应用性。

参考文献

[1]杨新功，宋庆辉.超宽带低相位噪声频率合成器的实现[J].无线电通信技术，2006（3）：39-41.

[2]舒燕，李青平，柳星普.低杂散低相噪频率合成器的设计[J].计算机与网络，2009（15）：48-51.

〔编辑：白洁〕