杜念通, 周　斌

(清华大学 精密仪器系，北京 100084)



一种基于TDC的相对频差测量方法*

杜念通, 周斌

(清华大学 精密仪器系，北京 100084)

摘要:提出了一种基于时间/数字转换器(TDC)的频率差测量方法。该方法使用延迟链和参考时钟结合的TDC直接数字量化频率差。测量系统与非线性标定模块均在现场可编程门阵列(FPGA)中实现。为了对频率差检测精度进行评估，使用振荡器作为仿真输入信号进行了实验。结果显示：所提出的测量方法对Δf/f的测量噪声可以达到。在实验结果的基础上，对测量噪声的来源进行了分析。

关键词：时间/数字转换器； 频率差； 频率差测量； 现场可编程门阵列

0引言

在很多控制或数字化处理的场合，经常要求测量两个交变信号频率的瞬时相对变化量,例如:对于谐振式微光学陀螺，通过检测频率差来获得陀螺的转动角速度；石英谐振式加速度输出的振动频率变化量反映加速度的大小。针对不同应用背景，有多种频率/频率差检测方法,例如：脉冲计数法、相位关系法、频率调制法、基于数字信号处理的方法等[1]。

脉冲计数的方法其精度受限于计数时钟的速度，存在±1计数误差[2]；相位关系法本质上是一种将频率差进行积分的方法，以减小带宽为代价提高了精度；频率调制法主要使用频率/电压转换电路，将频率差调制为电压信号，之后依靠AD等后端完成测量，需要复杂的模拟电路设计；而基于数字信号处理的方法只适用于低频的正弦或三角波等信号。

本文提出了一种基于时间/数字转换器(time-to-digital converter,TDC)的对频率差进行精确测量的方法。这种方法本质上是一种脉冲计数的内插方法，利用TDC技术消除计数误差。同时这种方法直接将频率差转换为数字量，避免了引入复杂的模拟电路和额外的噪声。与传统的频率差检测方法相比，基于TDC的方法在提高测量精度的同时仍能够保持很好的带宽。

1基于TDC的相对频差测量方法

1.1TDC原理

TDC是一种将时间量转换成数字量的电路，例如:输入信号为两个脉冲信号，分别以其上升沿跳变时刻作为待测时间开始和结束的标志，其时间差为T。TDC将T转换为数字量T′，其原理如图1所示。

图1　TDC原理示意图Fig 1　Principle diagram of TDC

TDC的精度是不确定度、噪声、非线性、分辨率等的综合结果[3]，是最关心的参数。此外,测量时间也很重要，它影响系统的响应速度和带宽。TDC通常采用全定制专用集成电路(ASIC)或者现场可编程逻辑阵列(FGPA)来实现，通过时钟倍频、延迟链、游标时钟、时间放大等方法可以获得ps量级甚至更高的精度。本文使用Xilinx Artix—7 FPGA搭建TDC。FPGA中实现TDC主要采用计数时钟搭配抽头延迟链的方法。计数器得到的“粗时间”信息，结合延迟链给出的“细时间”信息得到最终结果,如图2所示。

图2　时钟与延迟链结合方案Fig 2　Scheme of delay chain combined with clock

计时开始时刻与时钟同步，至信号跳变(结束)时刻的时间为T，计数时钟给出的时间为Tc=CT0，其中,C为计数值，T0为时钟的周期。计数时钟给出的结果与真实时间的差值为t，这个时间由延迟链来测量。图3为其结构和原理示意图，延迟链利用信号在逻辑单元中的传播延时来进行ps级别精度的时间测量[4]。

图3　延迟链Fig 3　Delay chain

信号进入延迟链之后，经过串联的延迟单元传输。如果各单元的延迟时间t也是已知的，在同一时刻采集各个延迟单元间的抽头输出，即可知道信号跳变的时刻和采集时刻之间的时间差t。例如:图 3中抽头延迟输出为11100，于是有：2t

T=Tc-t′=CT0-t′.

(1)

其中,t′为延迟链给出的时间。

延迟链的实际应用中，由于FGPA结构和制造工艺的影响，每个延迟单元的延迟均不同，可以使用基于码密度的方法测量出每个传输单元的延迟。最终延迟链输出与实际时间对应结果如图 4：平均延迟时间为16.02 ps；微分非线性为[-1.0,2.51]LSB，积分非线性为[0.0,4.79]LSE。经实验测试，所搭建的TDC对时间测量的不确定度(标准差)为32.2 ps。

延迟链式TDC的转换速度非常快，几乎在信号跳变时就完成了时间的测量。本文为使用的计数时钟频率为400MHz，使用高稳晶振来提供。考虑到对触发器等逻辑单元的复位的过程，TDC的最高的测量频率等于计数时钟频率的50 %，即fmax=200 MHz。

图4　各单元延迟时间Fig 4　Delay time of each unit

1.2相对频率差测量方法

(2)

代入

(3)

得到

(4)

相对频差测量系统框图如图 5所示。

图5　系统框图Fig 5　Block diagram of system

2实验验证

为了验证使用TDC测量频率差的可行性，评估其测量噪声，在实验室中搭建了系统的测试电路。采用两个高稳振荡器的输出作为待测信号，收集1s的数据。两路信号频率分别为f1=10.0MHz,f2=9.9MHz。理论上相对频差k为

k=Δf/f=0.1.

(5)

2.1测试结果

图6　周期测量结果时域与频域图Fig 6　Time-domain and frequency domain diagrams ofperiodic measurement result

按照式(4)计算Δf/f，其时域与频域图像如图7所示。

图7　测量结果时域与频域图Fig 7　Time-domain and frequency domain diagramsof measurement result

Δf/f的测量平均值为0.100 0，标准差为4×10-4。可以看到计算结果的噪声在全频率范围内保持比较平均的水平。噪声的幅值可以折合为

2.2噪声分析

根据式(1)，频率测量的主要的噪声来源有两个：延迟链量化误差和时基(计数时钟)频率偏移带来的误差。

延迟链量化误差：延迟链对时间的量化误差会带来量化噪声，可分为分辨率与非线性两个方面,分辨率取决于延迟单元的平均延时大小；而非线性来自两个方面：

1)延时单元非线性：FPGA结构中，若干逻辑单元被组织成逻辑单元块，若干逻辑单元块又被组织成时钟区域。从图 4可以看出延迟链各单元延迟不一致，造成了非线性。

2)时钟传输时间：在理想情况下，TDC的采样时钟信号应该同时到达延迟链的锁存器。但时钟信号到达各逻辑单元块的时间有差异[5],这个也会直接造成延迟线输出的非线性。

时基误差：TDC系统使用晶振输出信号作为计数时钟，其抖动(相位噪声)会直接影响测量的结果。相位噪声具体表现为输出信号的频率围绕均值的缓慢漂移[6]，能量集中在低频部分。图 6中低频部分，类似于1/f形式的噪声就是晶振的相位噪声影响的结果。不过，在图 7中，可以看到1/f形式噪声已经消失，这是由于参考时钟的相位噪声对两个通道的影响是相同的，在计算Δf/f的过程中被抵消掉了。

3结论

参考文献:

[1]谢小荣，韩英铎.电力系统频率测量综述[J].电力系统自动化，1999，23(3):54-58.

[2]陈丽锋，孟瑞，冯希.频率测量研究综述[J].电力电子，2011(2):50-54.

[3]Henzler S.Time-to-digital converters[M].Berlin:Springer Science & Business Media，2010:103-113.

[4]Bayer E，Zipf P，Traxler M.A multichannel high-resolution(<5 ps RMS between two channels)time-to-digital converter(TDC)implemented in a field programmable gate array(FPGA)[C]∥IEEE Nuclear Science Symposium and Medical Imaging Confe-rence(NSS/MIC)，2012:876-879.

[5]Menninga H，Favi C，Fishburn M W，et al.A multi-channel,10ps resolution,FPGA-based TDC with 300MS/s throughput for open-source PET applications[C]∥IEEE Nuclear Science Symposium and Medical Imaging Conference(NSS/MIC)，Anaheim:IEEE，2012:1515-1522.

[6]Zamek I,Zamek S.Crystal oscillators jitter measurements and its estimation of phase noise[C]∥Frequency Control Symposium and PDA Exhibition Jointly with the 17th European Frequency and Time Forum,Tampa:IEEE Ultrasonics,Ferroelectrics,and Frequency Control Soc;Piezoelectric Devises Association，2003:547-555.

A relative frequency difference detection method based on TDC*

DU Nian-tong, ZHOU Bin

(Department of Precision Instrument,Tsinghua University,Beijing 100084,China)

Abstract:A novel method for relative frequency difference detection based on time-to-digital converter(TDC)is proposed.A TDC with a structure of delay chain combined with reference clock is used to directly digitize the frequency difference value of the signal under test.The measurement system and nonlinear calibration module are implemented on field-programmable gate array(FPGA).To evaluate detection precision of frequency difference,oscillator is used as simulation signals to conduct the experiment.Result shows that the proposed measurement method can reach measurement noise to Δf/f.The measurement noise sources are analyzed,on the basis of experimental result.

Key words:time-to-digital converter(TDC); frequency difference; frequency difference detection; field programmable gate array(FPGA)

DOI:10.13873/J.1000—9787(2016)02—0140—03

收稿日期：2015—05—07

*基金项目：总装惯性技术预研项目(51309010301)

中图分类号：TM 935.1

文献标识码：A

文章编号：1000—9787(2016)02—0140—03

作者简介:

杜念通(1989-),男，河南浚县人，硕士研究生，从事振动陀螺测试方法研究。

周斌，通讯作者，E—mail：zhoubin98@tsinghua.org.cn。