周敬东， 程　钗， 周明刚， 黄云朋， 李敏慧

(湖北工业大学农机工程研究设计院， 湖北 武汉 430068)

基于FPGA的电磁阀驱动系统设计

周敬东， 程钗， 周明刚， 黄云朋， 李敏慧

(湖北工业大学农机工程研究设计院， 湖北 武汉 430068)

[摘要]根据电磁阀驱动的特点，提出一种基于FPGA的电磁阀驱动系统软硬件设计方案，采用高压开启低压PWM维持驱动策略，提高电磁阀开启、关断响应速度，降低能耗。采用RS485协议接收DSP图像处理后结果，可灵活调整PWM系统参数、提高喷吹精度，同时系统扩展性好，满足多路电磁阀驱动系统实时性高的要求。

[关键词]电磁阀； 现场可编程门阵列； RS485； 脉冲宽度调制

目前，色选机在农业、工业等领域的应用越来越广泛[1-2]。电磁阀作为色选机的执行部件，在分选过程中起着重要作用。传统的单片机控制系统，由于单片机既要接收RS485数据，又要进行数据处理，然后判断是否驱动电磁阀，当驱动多路电磁阀时，存在动作响应慢、功耗高等问题[3]。FPGA有着丰富的I/O口、触发器和逻辑门，采用硬件语言编程，外部接口配置灵活，具有很好的并行性[4]。随着分选速度的不断提高，采用何种驱动策略、通讯协议也是电磁阀驱动系统的关键。

1电磁阀驱动策略选择

电磁阀是一种主要用来调整流量、方向、速度等参数的工业控制产品。目前的市场产品中典型的电磁阀驱动电路主要有可调式电阻驱动、双电压驱动、PWM驱动等3种方式。可调电阻式驱动方式电路简单，实现起来方便，但是电路中有串联电阻的存在，电路消耗的功率大，且电路集成度较低；双电压驱动方式需要高低电压驱动，对电源稳定性要求较高，受电源波动干扰比较大；PWM驱动方式充分发挥了微处理器的作用，自动化程度较高，能耗也低，也能满足某些电磁阀的驱动，但是这种驱动方式也不适用于驱动精度较高的场合。

本文采用双电压驱动和PWM驱动方式相结合，采用高电压100 V迅速开启，低电压12 V PWM维持，优化了电流驱动策略，具有响应速度快，功耗低的特点[5]。所设计的电磁阀电流波形图和控制逻辑波形图如1所示。

图 1　电磁阀电流波形图和控制逻辑波形图

当选阀信号高有效时，FPGA控制高低压控制信号均为低电平时，电磁阀两端高压100 V接通，电磁阀线圈电流迅速上升，电磁阀开启。t2时刻关闭高压电源，以减少能耗；当线圈电流下降到t3时刻维持电流时，FPGA控制高电压控制信号为高，低电压控制信号为低时，电磁阀两端高压12 V接通，在t3-t4阶段驱动系统采用PWM方式维持稳定电流，进一步降低系统的能耗，同时也可以提高电磁阀关断速度，t4时刻选阀信号为低，FPGA控制高低压控制信号均为高电平，关断电磁阀。

2驱动系统硬件设计

本设计应用于色选机的执行机构，硬件电路要求具有灵活的扩展性，多路电磁阀具有很好的并行性[6]。FPGA(现场可编程门阵列)具有丰富的可编程I/O、编程方式灵活，很方便扩展多个外设、能满足很好的并行性。整个系统设计以Altera公司的 EP3C5E144C8N FPGA为核心,该芯片价格低廉、144个I/O口、5136个逻辑单元。

色选机采用两个相机对物料正反面同时拍照，所以电磁阀驱动板中两路RS485分别对应DSP处理板输出的前后线阵相机处理结果。FPGA接收两路485数据通过数据处理判断是否产生电磁阀驱动信号。硬件总体框图如图2所示。

图 2　系统硬件框图

如图3所示为单个电磁阀驱动电路原理图，Q11为场效应管IRF9640，Q12为场效应管IRF840，电磁阀采用双端控制，DC100V高压开启，DC12VPWM低压维持，通过FPGA的两个引脚EX110、EX111控制一路电磁阀。当EX110、EX111均输出低电平时，Q11、Q12同时导通，电磁阀J1两端电压为100 V，电磁阀迅速开启；当EX110、EX111分别输出高电平和低电平时，Q11截止、Q12导通，电磁阀J1两端电压为12 V，在电磁阀维持阶段，EX110输出低电平，EX111输出PWM控制电磁阀。此外电磁阀为感性器件，在断电后，电磁阀两端会产生反向电动势，所以在电池阀两端并联续流二极管和电阻。

为了防止外部电流渗入FPGA内部，造成FPGA的损坏，同时提高负载驱动能力，在引脚FPGA1和FPGA2后接一个光电隔离装置。选取PS2832-4光耦芯片，该光耦具有极高的电流转移比率，高达2 500 (Vrms)隔离电压，输入端能承受反向电压6 V，消耗功率为80 mW，输出端VCEO= 300 V 、VECO= 300 V ,消耗功率为120 mW。这些都能够满足系统驱动要求，也能够负载12 V电压作为后续MOSFET管栅极控制信号。

图 3　单个喷吹阀驱动电路图

3FPGA程序设计

FPGA程序设计采用Altera公司QuartusII开发平台。系统自带仿真功能，能方便地检测和验证电路逻辑。本系统采用高压开启、PWM低压维持的驱动策略[7]，硬件电路实现功率放大，只有当FPGA输出正常的时序脉冲，电磁阀才能正常开启和关闭。系统驱动程序包括系统串口通讯程序、PWM生成程序、数据处理、测试程序。 FPGA接收DSP的两路RS485数据帧，通过功能位确定FPGA执行相应的功能。程序结构框见图4。

图 4　FPGA程序结构框图

3.1通信协议设定

色选机控制系统通过人机交互界面与DSP通信，FPGA与DSP通过RS485通讯，DSP发送的一帧数据报文为80位，包括8位起始位、8位地址位、8位功能码、数据长度8位、数据32位、CRC检验16位。一帧数据报文格式如图5所示。

起始位地址位功能码数据长度数据CRC校验8位8位8位8位32位16位

图 5数据帧报文格式

根据系统设计，有4块电磁阀驱动板，对应的地址分别为00H、01H、02H、03H。功能码为10H时，接收上位机数据；功能码03时，电磁阀测试模式；功能码04时，电磁阀延时参数设置；功能码05时，PWM脉宽参数设置。

3.2数据接收状态机

状态机的引入，提高了程序的可读性和逻辑性，根据实际情况，状态转移图如图6所示，将接收过程分为以下几个状态。

图 6　数据接收状态转移图

IDEL：开机后，上位机通过DSP对FPGA初始化后，进入该状态，等待接收起始数据帧。

S0：在等待状态下接收到数据后立即进入S0状态，取出接收到的数据与本机地址进行比较，如果接收到的数据是本机地址， 则进入S1状态，否则转入IDEL状态。

S1：在此状态时接收数据，接收到的数据如果不在功能码列表中，系统转入IDEL状态；如果在功能码列表中，则将接收到的数据保存到功能寄存器，系统转入S2状态。

S2：将接收到的数据与系统设定的数据长度(Frame length)对比，如果相等，系统转入S3状态，否则转入IDEL状态。

S3：在此状态系统接收有效数据，将接收到的数据同时赋给RAM读写模块和CRC模块，当数据计数器Data count等于Frame length时，系统转入S4状态，否则继续进入S3状态。

S4：将接收到的数据与CRC模块输出结果高8位对比，如果相等，系统转入S5状态，否则转入IDEL状态。

S5：将接收到的数据与CRC模块输出结果低8位对比，如果相等，系统转入S6状态，否则转入IDEL状态。

如图7所示，通过接收状态机，电磁阀驱动板接收本机地址，通过识别功能号，执行相应操作。在S6状态时，表示接收完一帧数据，并同时将数据写入RAM中，写入完毕后，拉高Frame done信号，等待PWM模块读取RAM数据。

图 7　数据接收模块仿真

3.3PWM模块程序设计

要实现色选机电磁阀高速、准确、并行的特性，在电磁阀驱动软件上采用高压开启、低压PWM维持的驱动策略。PWM模块包括电磁阀驱动程序顶层控制模块和PWM生成模块[8]。

为了实现电磁阀喷吹动作的精准控制，在PWM程序顶层模块可以通过上位机设置合适的TOD(数据从RAM读出到电池阀开启延迟时间)、TH(电磁阀100V高压持续时间)、TL(PWM低压维持时间)、KW(电磁阀过程中PWM占空比)。当接顶层模块接在isdone(读取RAM中电磁阀控制信号完成标志)为高时收到32位电磁阀控制信号pwm_data_in[31:0],其中每一位相当对应的一个电磁阀开关使能，当pwm_data_in[n](0≤n≤31)为高电平时，如图3中所示，选阀信号为高(FPGA2引脚为低电平)，同时FPGA1引脚输出PWM信号，通过光耦隔离、MOSFET驱动电路，加载在电磁阀引脚两端驱动电磁阀正常工作，过一定时间后复位isdone信号。同时底层模块在isdone信号为高时进入PWM生成模块状态机，经过TOD延时，开启高压持续时间TH，开启低压持续时间TL，再输出占空比为KWP的PWM脉冲持续时间，然后复位选阀脉冲和PWM脉冲，等待下一个isdone脉冲的到来。PWM时序仿真如图8所示，在isdone脉冲为高时，pwm_data_in接收电磁阀驱动信号，图中选阀信号pwm_en[31]为低电平，表示开启31号电磁阀，PWM先持续TOD时间的高电平后，PWM变为低电平，电磁阀高压开启，持续时间TH，然后PWM变为高电平，维持低压持续时间TL，最后输出占空比kW的PWM波形维持电磁阀。

图 8　PWM模块时序仿真

4结论

基于FPGA的电磁阀驱动系统电路结构简单，可扩展性好，电磁阀驱动采用高压开启，低压PWM维持的策略，提高了电磁阀开启和关断相应速度，另外其具有功耗低的特点。采用RS485自定义的协议，减小了数据帧长度，同时在系统调试时可以方便设置PWM各项参数，以便达到更高的喷吹精度。

[参考文献]

[1]谯洋. 基于F P GA的光电分选机检测系统的设计[D].大连：大连理工大学, 2007.

[2]张海顺. CCD色选机控制系统研究[D].天津：天津大学, 2010.

[3]Wei Fu ,HaiBin YU .Using FPGA and FPGA ICs to achieve High-frepuency PWM[J].Advanced Materials Research s. 2011，271-273： 314-319.

[4]吴厚航. FPGA设计实战演练(逻辑篇)[M].北京.清华大学出版社，2015

[5]密刚刚，周文华.柴油机高速电磁阀驱动模块设计与故障诊断[J].浙江大学学报(工学版)，2012,46(9) :1654 -1659.

[6]Appiah K，Andrew H.A single-chip FPGA implementation of real-time adaptive background model[J].IEEE International Conference on Field Programmable Technology,Singapore,2005，11-14:95-102.

[7]罗小巧，廖小芳. 基于FPGA的PWM信号发生器设计[J].电子测量技术，2007,30(12) :87-90.

[8]翟庆钟，冯静安 .基于PWM技术的比例电磁阀的控制方法[J].中国农机化学报，2015,36(1) :71 -73.

[责任编校： 张众]

Design of Driving Electromagnetic Valve Based on FPGA

ZHOU Jingdong, CHENG Chai, ZHOU Minggang, HUANG Yunpeng ,LI Minhui

(ResearchandDesignInstituteofAgriculturalMechanicalEngin.,HubeiUniv.ofTech.,Wuhan430068,China)

Abstract：According to the characteristics of the electromagnetic valve, a hardware and software design scheme based on FPGA was put forward for electromagnetic valve drive system in this paper. Due to the high voltage opening and low voltage PWM maintaining strategy, the solenoid valve’s opening and shutting off response speed was improved, and the energy consumption was also reduced. RS485 protocol was adopted to receive the DSP image processing result. Flexible adjustment of PWM system parameters improved the precision of injection; at the same time this system was of good expansibility, could meet the high real-time requirements of multiple electromagnetic valve drive systems.

Keywords：electromagnetic valve；FPGA; RS485; PWM

[收稿日期]2016-01-06

[基金项目]国家自然科学基金(51174084)； 湖北省自然科学基金(CDB085)

[作者简介]周敬东(1973-)， 男， 湖北黄石人,工学博士,湖北工业大学副教授,研究方向为机电一体化技术

[通讯作者]程钗(1987-),男,湖北黄石人,湖北工业大学硕士研究生,研究方向为机电一体化技术

[文章编号]1003-4684(2016)02-0001-04

[中图分类号]S24

[文献标识码]：A