本刊记者 薛士然

FPGA引入全新架构
——HyperFlex

本刊记者 薛士然

在因智能手机发展而不断发酵的移动互联网时代，功耗已经成为电子产品极为抢眼的一个参数。只强调性能提升的摩尔定律发展至今，也越来越受到挑战，在CPU性能不断提升的同时功耗成为无法回避的问题，许多公司都在不断寻求找到二者最佳结合点的解决方案。

随着技术的不断发展，FPGA的应用领域也在不断扩大，“FPGA+CPU”出现在越来越多的解决方案中。最近，微软宣布使用FPGA来加速“Bing”搜索，Intel的Xeon处理器结合FPGA来实现CPU的加速。正如Altera公司亚太区副总裁Erhaan Shaikh所说，使用FPGA技术能够在提升性能的同时大大降低功耗。

FPGA中引入HyperFlex架构

近日，Altera发布了一款最新的产品——Stratix 10，其集成了4个64位Cortex-A53ARM处理器。这款新产品最大的亮点就是采用了HyperFlex架构。在FPGA中，布线资源连通其内部的所有单元，而连线的长度和工艺决定着信号在连线上的驱动能力和传输速度，布线造成的延时也是造成FPGA性能瓶颈的一个主要因素。如果只是单纯地采用更宽的总线，非但不能解决问题，还会增加阻塞，而HyperFlex架构恰好可以解决这一问题。

Altera产品营销资深总监Patrick Dorsey非常详细地解释了HyperFlex架构：简单地说，就是把寄存器放在逻辑单元之中，与FPGA实现一个配合。在HyperFlex架构中，实现了无所不在的寄存器安放，即HyperFlex体系结构在所有内核互联布线段上引入了寄存器，整个布线中会有上千万的寄存器存在，把传统结构中布线带来的总延时进行分割，提升FPGA的信号传送频次，这样能够大大减小布线的总延时，进而提高FPGA的性能。

HyperFlex架构不仅使Stratix 10的性能提升了两倍，而且使功耗降低了70%，这是因为内核逻辑性能提高2倍后，不再需要很宽的数据通路，使用的资源变少了，功耗也就随之降低了。

Stratix 10采用lntel 3D封装工艺

Patrick表示现在他们面临一些需要解决的问题：第一个是现在数据吞吐量非常大，已经达到56Gbps量级，在单一芯片中实现这样大量的数据传输是非常困难的；第二个是客户希望Stratix 10能够支持更多的标准和协议，包括一些还没有被确定为标准的协议，而同时又希望尽快拿到芯片；第三个是调制格式问题，即两个芯片之间怎样进行通信，随着产品性能要求越来越高，芯片之间通信的方式也变得更加具体化，所以当一个逻辑与另外一个器件进行通信的时候，使用到的引脚必须得到很大程度的优化，使这两个芯片能够以一种很具体的方式来实现沟通。

为了解决上述的几个问题，Altera设计了这样一种芯片，在一个封装之上可以放置多个裸片，这就是Stratix 10。其中的裸片像瓷砖一样，一个个贴到FPGA和它的逻辑单元中间，实现协议与协议之间的连接或者I/O的连接。Stratix 10中的裸片非常独特，每一个裸片都是单片的，其性能非常高，能够非常顺畅地与其他芯片进行通信。恰好，Intel有嵌入式多管芯互联桥接封装技术，能够实现多个裸片之间的高效连接，所以Altera采用Intel 14nm三栅极工艺技术制造，实现了更高的收发器速率，支持新出现的调制格式（PAM-4），支持PCIe Gen4、多端口以太网通信标准，进而提高了产品性能，降低了复杂度和成本。

独特的设置保证Stratix 10的安全性

为了保证应用的安全性，Stratix 10中增加了一个安全器件管理器（SDM），每一个客户可以进行独特的设置，这样产品的安全性能就得到了极大的提升。一个FPGA中会涉及到500多万个逻辑单元，Altera把这些逻辑单元分离开来，在每一个单元上面增加一个安全芯片来保证系统的安全性。例如那些提供云服务的供应商，采用Stratix 10做设计，就可以把某一客户的应用与其他客户的应用分开，充分保证客户应用的安全性。

Stratix 10集成4个Cortex-A53 ARM处理器

对于FPGA来说，集成ARM处理器是非常重要的，因为许多客户都需要FPGA中有一个硬化的ARM处理器来做相关设计。Stratix 10定位于高端应用，它集成了4 个64位Cortex-A53ARM处理器，因为Cortex-A53和Stratix 10的目标市场是一致的，都是面向通信基础设施、企业和数据中心应用的。

在数据中心应用中，客户原来需要采用5片Stratix V才能实现的性能，现在一片Stratix 10就能轻松实现，而且功耗还能降低一半以上。因此采用Stratix 10做设计，带来的不仅是设计成本的降低，更重要的是后期运行成本的降低也是非常可观的。