龙菲　赵一帆

摘 要 逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量，但是以往的独立式逻辑分析仪不仅结构复杂，而且价格昂贵。文章介绍了一种基于FPGA的逻辑分析仪，阐述了逻辑分析仪的硬件电路设计和软件设计部分。该逻辑分析仪通过液晶显示屏显示，它既可以和设计任务集成在一起，作为设计的一部分，对被测信号的时序逻辑进行分析和测试，也可以单独作为简易逻辑分析仪使用。本设计采用Altera公司的Cyclone IV E芯片EP4CE15F17C8作为硬件平台，QuartusⅡ与Nios Ⅱ为软件平台，用Verilog语言设计了一个逻辑分析仪。

关键词 FPGA；QuartusⅡ；Nios Ⅱ；逻辑分析仪；Verilog

中图分类号：TM935 文献标识码：A 文章编号：1671-7597（2014）08-0197-02

1 绪论

1）随着数字技术和计算机的发展，逻辑分析仪成为一种适用于硬件分析和软件分析的崭新的测量仪器。逻辑分析仪已成为电路设计中不可缺少的设备，当工程师在测试数字方面的逻辑关系和模拟方面的模拟量时，也就是数模混合信号电路的设计阶段，必须分析数字部分的逻辑关系以及逻辑部分的模拟量。传统的方法由于电子技术迅速发展，它对于分析系统逻辑关系是远远不够的。作为一种类似于示波器的波形测试仪器，逻辑分析仪可以监测硬件电路工作时的逻辑电平（高或低）并加以存储，最后用图形的方式直观地表达出来，这使得检测、分析电路设计（硬件设计和软件设计）中的错误更加容易，从而解决了传统方法的缺陷。我们可以通过逻辑分析仪迅速地定位错误，解决问题，达到事半功倍的效果。

FPGA器件及其开发系统是开发大规模数字集成电路的新技术，在FPGA开发软件的支持下，它将现代VLSI逻辑集成的优点和可编程器件的灵活设计、制作及上市快速的长处相结合。采用FPGA技术，设计者可直接根据系统要求定义和修改其逻辑功能，使一个包含数千个逻辑门的数字系统设计得以实现可在几天内完成所需电路，所以无论是从产品上市速度而言，还是从设计制作成本而言，在较大的应用范围内FPGA均优于掩膜设计制作的ASIC。多平台FPGA在加快FPGA技术进入许多新应用领域方面具有革命性意义。

2）逻辑分析仪的基本结构及工作机理。基于FPGA的逻辑分析仪主要由三部分构成：液晶显示屏、高速比较器、核心板。由于FPGA（现场可编程门阵列）可实现无限次的反复编程设计，使用快速方便，并且可现场编程模拟等特点，所以本系统中比较复杂的控制器部分、采样部分、激励部分、I/O接口部分都采用FPGA实现；其他的由外围芯片组成。外围芯片上主要有RAM及数据缓冲、锁存等数据通道部分。

Altera Cyclone FPGA是目前市场上性价比最优且价格最低的FPGA。Cyclone器件具有为大批量价格敏感应用优化的功能集，这些应用市场包括消费类、工业类、汽车业、计算机和通信类。本设计采用Altera公司的CycloneIV E芯片EP4CE15F17C8作为硬件平台。

3）QuartusII与NiosⅡ简介。QuartusII是Altera公司设计的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescription Language）等多种输入设计形式，自有内嵌的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

NiosⅡ嵌入式处理器是Altera公司推出的采用哈佛结构并具有32位指令集的第二代片上可编程的软核处理器，其最大的优点是模块化的硬件结构，以及由此带来的灵活性和可裁减性。相对于传统的处理器，NiosⅡ可以在设计阶段根据实际的需求来增减外设的数量和种类。设计者可以使用Altera提供的开发工具SOPC Builder，在此基础上可以很快地将硬件系统（包括处理器、存储器、外设接口和用户逻辑电路）与常规软件集成在单一可编程芯片中。而且SOPC Builder还提供了标准的接口方式，用户可以将自己的外围电路做成NiosⅡ软核并形成可以添加的外设模块，这种设计方式更加方便了各类系统的调试。

在Quartus II与NiosⅡ中都会用到Verilog HDL语言进行程序设计与代码编写。Verilog HDL是一种硬件描述语言，它用文本形式来描述数字系统硬件的结构和行为，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

4）逻辑分析仪硬件设计。逻辑分析仪硬件电路由Altera公司的CycloneIV E芯片EP4CE15F17C8构建。利用EP4CE15F17C8主要完成数据采集电路的设计硬件电路如图1所示。

图1 原理方框图

信号源发送数据至外接高速比较器，采集到的输入信号通过高速比较器与门限电压进行比较，以确定其值为0或1，FPGA经过采样和判断处理后，存储到SDRAM中，并由软件编程控制将波形显示到液晶显示屏上面。

2 实验过程

1）建硬件平台。运用QuartusⅡ搭建CPU与其他模块。首先，由PLL产生系统时钟与采样时钟。由于本文讨论的是四通道的逻辑分析仪，所以共用了4个串转并模块与sram来存储数据，数据通过串转并进入sram存储最终进入CPU。

另外我们需要搭建外围电路进行数据高速比较，高速比较器用的是TI公司的TLV 3502型号的4.5ns 轨至轨比较器。该推挽输出比较器TLV 350x系列提供一个延迟时间为4.5ns的快速传播延迟时间并且操作电压范围为+2.7 V至+5.5 V，超越摆幅输入共模范围，使其成为低电压应用中的理想选择。轨到轨输出直接驱动或者CMOS或者TTL逻辑。图2为该高速比较器的内部图，图3为电路图。

图3 外围电路电路图

2）搭建软件平台。利用Nios Ⅱ进行驱动，并控制显示屏界面。其中显示屏驱动代码为自带的，另外我们编写了控制代码对显示屏的显示进行布局控制。

3 结论

由测试结果可知本设计能够很好地实现简易逻辑分析仪的功能，具体测试指标如四路波形显示均达到实际使用要求，整体性能稳定良好。在计算机数字视频信号处理系统研制中使用这种自制的逻辑分析仪进行观测帮助完成了信号分析和测试等重要任务收到了很好的效果。采用芯片EP4CE15F17C8作为硬件平台，QuartusⅡ与NiosⅡ为软件平台，用Verilog HDL语言可设计出具有多级采样时钟逻辑分析仪，上述的设计过程通过利用FPGA设计逻辑分析仪，软件设计替代了传统的电路硬件设计，不仅设计的灵活性得到了提高，电路设计所受到的硬件方面的限制也得到了降低，另外系统的成本也得以降低。这种基于FPGA的逻辑分析仪不仅具有广阔的实用性，还具有广泛的应用性，经济和社会效益得以实现，在学校教育和科学研究上都会产生一定意义。

参考文献

[1]王建国，汪新新.基于FPGA的简易逻辑分析仪的设计[J].微计算机信息，2008，24（10-1）：214-216.

[2]左超，周金刚，崔长生.基于FPGA的简易逻辑分析仪[J].电子工程师，2008，34（12）：4-7.

[3]张俊涛，马文博.基于FPGA简易逻辑分析仪的设计与实现[J].化工自动化及仪表，2011，38（9）：1128-1130.

[4]程达，唐宏昊，邢玉秀.基于FPGA的简易逻辑分析仪设计[J].国外电子元器件，2008，1（9）：25-29.

[5]王景存，李炳生，郝国法，等.用FPGA实现数字逻辑分析仪设计[J].武汉科技大学学报，2001，3（24）：298-300.

[6]王培元.基于FPGA的逻辑分析仪设计[J].襄樊学院学报，2009，30（5）：34-81.

作者简介

龙菲（1991-），女，四川达州人，大四在读，研究方向：微电子。

赵一帆（1992-），四川省成都人，大四在读，研究方向：微电子。endprint

摘 要 逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量，但是以往的独立式逻辑分析仪不仅结构复杂，而且价格昂贵。文章介绍了一种基于FPGA的逻辑分析仪，阐述了逻辑分析仪的硬件电路设计和软件设计部分。该逻辑分析仪通过液晶显示屏显示，它既可以和设计任务集成在一起，作为设计的一部分，对被测信号的时序逻辑进行分析和测试，也可以单独作为简易逻辑分析仪使用。本设计采用Altera公司的Cyclone IV E芯片EP4CE15F17C8作为硬件平台，QuartusⅡ与Nios Ⅱ为软件平台，用Verilog语言设计了一个逻辑分析仪。

关键词 FPGA；QuartusⅡ；Nios Ⅱ；逻辑分析仪；Verilog

中图分类号：TM935 文献标识码：A 文章编号：1671-7597（2014）08-0197-02

1 绪论

1）随着数字技术和计算机的发展，逻辑分析仪成为一种适用于硬件分析和软件分析的崭新的测量仪器。逻辑分析仪已成为电路设计中不可缺少的设备，当工程师在测试数字方面的逻辑关系和模拟方面的模拟量时，也就是数模混合信号电路的设计阶段，必须分析数字部分的逻辑关系以及逻辑部分的模拟量。传统的方法由于电子技术迅速发展，它对于分析系统逻辑关系是远远不够的。作为一种类似于示波器的波形测试仪器，逻辑分析仪可以监测硬件电路工作时的逻辑电平（高或低）并加以存储，最后用图形的方式直观地表达出来，这使得检测、分析电路设计（硬件设计和软件设计）中的错误更加容易，从而解决了传统方法的缺陷。我们可以通过逻辑分析仪迅速地定位错误，解决问题，达到事半功倍的效果。

FPGA器件及其开发系统是开发大规模数字集成电路的新技术，在FPGA开发软件的支持下，它将现代VLSI逻辑集成的优点和可编程器件的灵活设计、制作及上市快速的长处相结合。采用FPGA技术，设计者可直接根据系统要求定义和修改其逻辑功能，使一个包含数千个逻辑门的数字系统设计得以实现可在几天内完成所需电路，所以无论是从产品上市速度而言，还是从设计制作成本而言，在较大的应用范围内FPGA均优于掩膜设计制作的ASIC。多平台FPGA在加快FPGA技术进入许多新应用领域方面具有革命性意义。

2）逻辑分析仪的基本结构及工作机理。基于FPGA的逻辑分析仪主要由三部分构成：液晶显示屏、高速比较器、核心板。由于FPGA（现场可编程门阵列）可实现无限次的反复编程设计，使用快速方便，并且可现场编程模拟等特点，所以本系统中比较复杂的控制器部分、采样部分、激励部分、I/O接口部分都采用FPGA实现；其他的由外围芯片组成。外围芯片上主要有RAM及数据缓冲、锁存等数据通道部分。

Altera Cyclone FPGA是目前市场上性价比最优且价格最低的FPGA。Cyclone器件具有为大批量价格敏感应用优化的功能集，这些应用市场包括消费类、工业类、汽车业、计算机和通信类。本设计采用Altera公司的CycloneIV E芯片EP4CE15F17C8作为硬件平台。

3）QuartusII与NiosⅡ简介。QuartusII是Altera公司设计的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescription Language）等多种输入设计形式，自有内嵌的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

NiosⅡ嵌入式处理器是Altera公司推出的采用哈佛结构并具有32位指令集的第二代片上可编程的软核处理器，其最大的优点是模块化的硬件结构，以及由此带来的灵活性和可裁减性。相对于传统的处理器，NiosⅡ可以在设计阶段根据实际的需求来增减外设的数量和种类。设计者可以使用Altera提供的开发工具SOPC Builder，在此基础上可以很快地将硬件系统（包括处理器、存储器、外设接口和用户逻辑电路）与常规软件集成在单一可编程芯片中。而且SOPC Builder还提供了标准的接口方式，用户可以将自己的外围电路做成NiosⅡ软核并形成可以添加的外设模块，这种设计方式更加方便了各类系统的调试。

在Quartus II与NiosⅡ中都会用到Verilog HDL语言进行程序设计与代码编写。Verilog HDL是一种硬件描述语言，它用文本形式来描述数字系统硬件的结构和行为，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

4）逻辑分析仪硬件设计。逻辑分析仪硬件电路由Altera公司的CycloneIV E芯片EP4CE15F17C8构建。利用EP4CE15F17C8主要完成数据采集电路的设计硬件电路如图1所示。

图1 原理方框图

信号源发送数据至外接高速比较器，采集到的输入信号通过高速比较器与门限电压进行比较，以确定其值为0或1，FPGA经过采样和判断处理后，存储到SDRAM中，并由软件编程控制将波形显示到液晶显示屏上面。

2 实验过程

1）建硬件平台。运用QuartusⅡ搭建CPU与其他模块。首先，由PLL产生系统时钟与采样时钟。由于本文讨论的是四通道的逻辑分析仪，所以共用了4个串转并模块与sram来存储数据，数据通过串转并进入sram存储最终进入CPU。

另外我们需要搭建外围电路进行数据高速比较，高速比较器用的是TI公司的TLV 3502型号的4.5ns 轨至轨比较器。该推挽输出比较器TLV 350x系列提供一个延迟时间为4.5ns的快速传播延迟时间并且操作电压范围为+2.7 V至+5.5 V，超越摆幅输入共模范围，使其成为低电压应用中的理想选择。轨到轨输出直接驱动或者CMOS或者TTL逻辑。图2为该高速比较器的内部图，图3为电路图。

图3 外围电路电路图

2）搭建软件平台。利用Nios Ⅱ进行驱动，并控制显示屏界面。其中显示屏驱动代码为自带的，另外我们编写了控制代码对显示屏的显示进行布局控制。

3 结论

由测试结果可知本设计能够很好地实现简易逻辑分析仪的功能，具体测试指标如四路波形显示均达到实际使用要求，整体性能稳定良好。在计算机数字视频信号处理系统研制中使用这种自制的逻辑分析仪进行观测帮助完成了信号分析和测试等重要任务收到了很好的效果。采用芯片EP4CE15F17C8作为硬件平台，QuartusⅡ与NiosⅡ为软件平台，用Verilog HDL语言可设计出具有多级采样时钟逻辑分析仪，上述的设计过程通过利用FPGA设计逻辑分析仪，软件设计替代了传统的电路硬件设计，不仅设计的灵活性得到了提高，电路设计所受到的硬件方面的限制也得到了降低，另外系统的成本也得以降低。这种基于FPGA的逻辑分析仪不仅具有广阔的实用性，还具有广泛的应用性，经济和社会效益得以实现，在学校教育和科学研究上都会产生一定意义。

参考文献

[1]王建国，汪新新.基于FPGA的简易逻辑分析仪的设计[J].微计算机信息，2008，24（10-1）：214-216.

[2]左超，周金刚，崔长生.基于FPGA的简易逻辑分析仪[J].电子工程师，2008，34（12）：4-7.

[3]张俊涛，马文博.基于FPGA简易逻辑分析仪的设计与实现[J].化工自动化及仪表，2011，38（9）：1128-1130.

[4]程达，唐宏昊，邢玉秀.基于FPGA的简易逻辑分析仪设计[J].国外电子元器件，2008，1（9）：25-29.

[5]王景存，李炳生，郝国法，等.用FPGA实现数字逻辑分析仪设计[J].武汉科技大学学报，2001，3（24）：298-300.

[6]王培元.基于FPGA的逻辑分析仪设计[J].襄樊学院学报，2009，30（5）：34-81.

作者简介

龙菲（1991-），女，四川达州人，大四在读，研究方向：微电子。

赵一帆（1992-），四川省成都人，大四在读，研究方向：微电子。endprint

摘 要 逻辑分析仪用于涉及大量信号或复杂的触发器要求的数字测量，但是以往的独立式逻辑分析仪不仅结构复杂，而且价格昂贵。文章介绍了一种基于FPGA的逻辑分析仪，阐述了逻辑分析仪的硬件电路设计和软件设计部分。该逻辑分析仪通过液晶显示屏显示，它既可以和设计任务集成在一起，作为设计的一部分，对被测信号的时序逻辑进行分析和测试，也可以单独作为简易逻辑分析仪使用。本设计采用Altera公司的Cyclone IV E芯片EP4CE15F17C8作为硬件平台，QuartusⅡ与Nios Ⅱ为软件平台，用Verilog语言设计了一个逻辑分析仪。

关键词 FPGA；QuartusⅡ；Nios Ⅱ；逻辑分析仪；Verilog

中图分类号：TM935 文献标识码：A 文章编号：1671-7597（2014）08-0197-02

1 绪论

1）随着数字技术和计算机的发展，逻辑分析仪成为一种适用于硬件分析和软件分析的崭新的测量仪器。逻辑分析仪已成为电路设计中不可缺少的设备，当工程师在测试数字方面的逻辑关系和模拟方面的模拟量时，也就是数模混合信号电路的设计阶段，必须分析数字部分的逻辑关系以及逻辑部分的模拟量。传统的方法由于电子技术迅速发展，它对于分析系统逻辑关系是远远不够的。作为一种类似于示波器的波形测试仪器，逻辑分析仪可以监测硬件电路工作时的逻辑电平（高或低）并加以存储，最后用图形的方式直观地表达出来，这使得检测、分析电路设计（硬件设计和软件设计）中的错误更加容易，从而解决了传统方法的缺陷。我们可以通过逻辑分析仪迅速地定位错误，解决问题，达到事半功倍的效果。

FPGA器件及其开发系统是开发大规模数字集成电路的新技术，在FPGA开发软件的支持下，它将现代VLSI逻辑集成的优点和可编程器件的灵活设计、制作及上市快速的长处相结合。采用FPGA技术，设计者可直接根据系统要求定义和修改其逻辑功能，使一个包含数千个逻辑门的数字系统设计得以实现可在几天内完成所需电路，所以无论是从产品上市速度而言，还是从设计制作成本而言，在较大的应用范围内FPGA均优于掩膜设计制作的ASIC。多平台FPGA在加快FPGA技术进入许多新应用领域方面具有革命性意义。

2）逻辑分析仪的基本结构及工作机理。基于FPGA的逻辑分析仪主要由三部分构成：液晶显示屏、高速比较器、核心板。由于FPGA（现场可编程门阵列）可实现无限次的反复编程设计，使用快速方便，并且可现场编程模拟等特点，所以本系统中比较复杂的控制器部分、采样部分、激励部分、I/O接口部分都采用FPGA实现；其他的由外围芯片组成。外围芯片上主要有RAM及数据缓冲、锁存等数据通道部分。

Altera Cyclone FPGA是目前市场上性价比最优且价格最低的FPGA。Cyclone器件具有为大批量价格敏感应用优化的功能集，这些应用市场包括消费类、工业类、汽车业、计算机和通信类。本设计采用Altera公司的CycloneIV E芯片EP4CE15F17C8作为硬件平台。

3）QuartusII与NiosⅡ简介。QuartusII是Altera公司设计的综合性PLD/FPGA开发软件，支持原理图、VHDL、VerilogHDL以及AHDL（AlteraHardwareDescription Language）等多种输入设计形式，自有内嵌的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。

NiosⅡ嵌入式处理器是Altera公司推出的采用哈佛结构并具有32位指令集的第二代片上可编程的软核处理器，其最大的优点是模块化的硬件结构，以及由此带来的灵活性和可裁减性。相对于传统的处理器，NiosⅡ可以在设计阶段根据实际的需求来增减外设的数量和种类。设计者可以使用Altera提供的开发工具SOPC Builder，在此基础上可以很快地将硬件系统（包括处理器、存储器、外设接口和用户逻辑电路）与常规软件集成在单一可编程芯片中。而且SOPC Builder还提供了标准的接口方式，用户可以将自己的外围电路做成NiosⅡ软核并形成可以添加的外设模块，这种设计方式更加方便了各类系统的调试。

在Quartus II与NiosⅡ中都会用到Verilog HDL语言进行程序设计与代码编写。Verilog HDL是一种硬件描述语言，它用文本形式来描述数字系统硬件的结构和行为，用它可以表示逻辑电路图、逻辑表达式，还可以表示数字逻辑系统所完成的逻辑功能。

4）逻辑分析仪硬件设计。逻辑分析仪硬件电路由Altera公司的CycloneIV E芯片EP4CE15F17C8构建。利用EP4CE15F17C8主要完成数据采集电路的设计硬件电路如图1所示。

图1 原理方框图

信号源发送数据至外接高速比较器，采集到的输入信号通过高速比较器与门限电压进行比较，以确定其值为0或1，FPGA经过采样和判断处理后，存储到SDRAM中，并由软件编程控制将波形显示到液晶显示屏上面。

2 实验过程

1）建硬件平台。运用QuartusⅡ搭建CPU与其他模块。首先，由PLL产生系统时钟与采样时钟。由于本文讨论的是四通道的逻辑分析仪，所以共用了4个串转并模块与sram来存储数据，数据通过串转并进入sram存储最终进入CPU。

另外我们需要搭建外围电路进行数据高速比较，高速比较器用的是TI公司的TLV 3502型号的4.5ns 轨至轨比较器。该推挽输出比较器TLV 350x系列提供一个延迟时间为4.5ns的快速传播延迟时间并且操作电压范围为+2.7 V至+5.5 V，超越摆幅输入共模范围，使其成为低电压应用中的理想选择。轨到轨输出直接驱动或者CMOS或者TTL逻辑。图2为该高速比较器的内部图，图3为电路图。

图3 外围电路电路图

2）搭建软件平台。利用Nios Ⅱ进行驱动，并控制显示屏界面。其中显示屏驱动代码为自带的，另外我们编写了控制代码对显示屏的显示进行布局控制。

3 结论

由测试结果可知本设计能够很好地实现简易逻辑分析仪的功能，具体测试指标如四路波形显示均达到实际使用要求，整体性能稳定良好。在计算机数字视频信号处理系统研制中使用这种自制的逻辑分析仪进行观测帮助完成了信号分析和测试等重要任务收到了很好的效果。采用芯片EP4CE15F17C8作为硬件平台，QuartusⅡ与NiosⅡ为软件平台，用Verilog HDL语言可设计出具有多级采样时钟逻辑分析仪，上述的设计过程通过利用FPGA设计逻辑分析仪，软件设计替代了传统的电路硬件设计，不仅设计的灵活性得到了提高，电路设计所受到的硬件方面的限制也得到了降低，另外系统的成本也得以降低。这种基于FPGA的逻辑分析仪不仅具有广阔的实用性，还具有广泛的应用性，经济和社会效益得以实现，在学校教育和科学研究上都会产生一定意义。

参考文献

[1]王建国，汪新新.基于FPGA的简易逻辑分析仪的设计[J].微计算机信息，2008，24（10-1）：214-216.

[2]左超，周金刚，崔长生.基于FPGA的简易逻辑分析仪[J].电子工程师，2008，34（12）：4-7.

[3]张俊涛，马文博.基于FPGA简易逻辑分析仪的设计与实现[J].化工自动化及仪表，2011，38（9）：1128-1130.

[4]程达，唐宏昊，邢玉秀.基于FPGA的简易逻辑分析仪设计[J].国外电子元器件，2008，1（9）：25-29.

[5]王景存，李炳生，郝国法，等.用FPGA实现数字逻辑分析仪设计[J].武汉科技大学学报，2001，3（24）：298-300.

[6]王培元.基于FPGA的逻辑分析仪设计[J].襄樊学院学报，2009，30（5）：34-81.

作者简介

龙菲（1991-），女，四川达州人，大四在读，研究方向：微电子。

赵一帆（1992-），四川省成都人，大四在读，研究方向：微电子。endprint