田建学，魏俊淦，赵 波

（海军航空工程学院 青岛校区，山东 青岛266041）

印制电路板（PCB，Printed Circuit Board）与元器件一样，是航空电子设备最基本的组成部分。印制电路板不但对电路元器件起支撑作用，而且提供元器件之间的电气连接，它的性能直接关系到机载设备的质量好坏。要使航空电子设备获得最佳性能，除了元器件的选择和电路的设计之外，良好的印制电路布局和布线在电磁兼容性中也是一个需要考虑的非常重要的因素[1]。

1 印制电路板电磁兼容设计要求

印制电路板（PCB）中的迹线由铜箔制成，存在一定的电阻和电感。另外，由于印制电路的面积和厚度都很小，因此迹线之间也存在较大的互感和电容。据推算，在0.25 mm厚的碾压板上，位于地线层上方的0.5 mm宽、20 mm长的迹线具有2.7 mΩ直流电阻、20 nH的电感以及与地之间1.66 pF的耦合电容。与元器件的寄生效应相比，这些都是可以忽略不计的，但是所有布线的总和可能会超出寄生效应。这些寄生参数将对电路特别是高速电路的运行产生严重影响，如信号幅值衰减、上升时间变缓等[2]。

印制电路的设计，应使印制电路板上的电路正常实现各自的功能，各部分之间不发生干扰，对外辐射发射和传导发射尽可能降低，外来干扰对印制电路上的电路不产生影响。

具体地讲，印制电路电磁兼容性设计应实现对下述指标的控制[3]：1)来自印制电路的辐射；2)印制电路与设备中其它电路之间的耦合；3)印制电路对外部干扰的灵敏度；4)印制电路上各种电路的耦合。

2 印制电路板的布局设计

在印制电路设计中，布局是一个重要环节，布局的好坏将直接影响印制电路的电磁兼容性效果。合理的布局首先要考虑印制电路尺寸的大小，印制电路尺寸过大，印制线条长，阻抗增加，抗噪声能力下降，成本也增加；尺寸过小，则散热不好，且邻近迹线易受干扰。在确定印制电路的尺寸后，再确定特殊元器件的位置。最后，根据电路的功能单元，对电路的全部元器件进行布局。

在进行元器件布局前，应先对印制电路上的元器件分组，目的是对印制电路上的空间进行分割，同组的放在一起，以便在空间上保证各组的元器件不至于相互干扰。一般先按使用电压进行分组，再按数字与模拟、高速与低速以及电流大小进一步分组[4]。不兼容的器件要相互分开，如发热器件远离关键集成电路，磁性组件要屏蔽，敏感器件则应远离CPU时钟发生器等。

由于数字电路、模拟电路及电源电路的组件布局和布线特点各不相同，它们产生的干扰及抑制干扰的方法也不相同。此外，高频、低频电路由于频率不同，其干扰及抑制方法也不相同。所以，在组件布局时，应将数字电路、模拟电路和电源电路分别布置，将高频电路和低频电路分开。

在元器件布局方面，应把相互有关的元器件尽量靠近，以获得较好的抗干扰效果。组件在印制电路上排列的位置要充分考虑抗电磁干扰，各部件之间的引线要尽量短。

根据电路的功能单元对电路的全部元器件进行布局时，要贯彻以下原则[5]：

1)按电路流程安排位置。按照电路的流程安排各个功能单元电路的位置，使布局便于信号流通，并使信号尽可能保持一定的方向。

2)以核心元器件为中心。以每个功能电路的核心元器件为中心，围绕它来进行布局。

3)合理排列元器件。元器件应均匀、整齐、紧凑地排列在印制电路上，一般电路尽可能使元器件平行排列；某些可能存在较高电位差的元器件或导线之间的距离应适当增大，以免放电引起意外短路；带高电压的元器件要尽量放置在手不易触及的地方，以免调试时触电；易受干扰的元器件不能靠得太近，输入和输出元件尽量远离；位于电路板边缘的元器件，离电路板边缘一般不小于2 mm。

4)尽可能缩短高频下工作元器件之间连线。在高频下工作的电路，应尽可能缩短元器件之间的连线，设法减少元器件之间的分布参数和相互间的电磁干扰。

5)尽可能减小环路面积。应尽可能减小环路面积，以抑制辐射干扰。

6)质量重、体积大、发热多元器件不宜直接安装。质量超过15 g的元器件，应当用支架加以固定，然后焊接；对于那些又大又重、发热量多的元器件，不宜直接装在印制板电路上，而应装在整机的机箱底板上，并考虑散热问题。

7)大尺寸电路板应有足够机械强度。电路板尺寸大于200 mm×150 mm时，则应考虑电路板的机械强度。

8)所有电连接器应集中置于印制电路板上。所有电连接器应置于印制电路板的一侧或一角；电连接器往往会成为有效天线部分，将其置于印制电路板的一侧，有利于控制电连接器间的共模电压。

3 印制电路板的布线设计

在印制电路设计中，布线是实现产品设计的重要步骤。在印制电路设计过程中，布线设计所受的限定最多，但也是技巧最细、工作量最大的工作。由于印制电路上的电子元器件密度越来越大，走线越来越窄，信号的频率越来越高，不可避免地会引入电磁干扰。印制电路布线设计的目的是使印制电路上各部分电路之间没有互相干扰，并使印制电路的传导发射和辐射发射尽可能降低。

1)布线原则

印制电路布线的一般原则如下[6]：

①增大走线的间距以减少电感耦合和电容耦合的干扰。

②平行布局电源线和地线，以使印制电路去耦电容达到最佳。

③将敏感的高频线布置在远离高噪声电源线的地方。

④加粗电源线和地线，以减小电源线和地线的阻抗。

需要指出的是，印制电路布线没有严格的规定，也没有能覆盖所有印制电路布线的专门规则。大多数印制电路布线受限于印制电路尺寸的大小和铜板的层数。一些布线技术可以应用于一种电路，却不能应用于另一种电路。

2)布线技术

印制电路布线时，主要考虑以下几个方面的问题。

①分割

分割是指利用物理上的分离来减少不同类型线之间的耦合，尤其是电源线和地线。图1给出了用分割技术将4个不同类型的电路分离开的例子。

图1 分割功能块Fig.1 Split function blocks

在地线面，非金属的沟道用来隔离4个地线面。电感和电容作为印制电路上的各部分之间的过滤器，用以减少不通电路电源面间的耦合。高速数字电路由于需要更高的瞬时功率而须放在电源入口处。接口电路可能会需要静电释放和瞬时抑制的器件或电路。对于电感和电容来说，最好使用不同值的电感和电容，而不是用同一种参量的电感和电容，因为这样它便可以为不同的电路提供不同的滤波特性。

②局部电源和集成电路间去耦

局部去耦能够减少沿电源干线的噪声传播。连接着电源输入口与印制电路之间的大容量旁路电容起着一个低频脉动滤波器的作用，同时还可以作为一个电能储存器以满足突发的功率需求。在每个集成电路的电源和地之间都应当有去耦电容，这些去耦电容应该尽可能地靠近电源引脚，以更好地滤除集成电路的开关噪声。在考虑安全的前提下，电源线应尽可能靠近地线，在电源线和地之间形成去耦电容。这种布置也减小了差模辐射的环面积，有助于减少电路的干扰。

③电流返回通路短、环路区域小

不管是对多层印制电路的基准接地层还是单层印制电路的地线，电流的路径总是从负载回到电源。返回通路的阻抗越低，印制电路的电磁兼容性越好。由于流动在负载和电源之间的高频电流的影响，长的返回通路将在彼此之间产生耦合。因此，返回通路应当尽可能短，环路区域应当尽可能小。

④布线分离

布线分离的作用是将印制电路同一层内相邻线路之间的串扰和噪声耦合最小化。在线与线、边沿到边沿间的间隔遵循3W规则（W为线宽），如图2所示。所谓3W规则是指为了减少线间串扰，应保证线间距足够大，当线与线中心距不少于3倍线宽时，则可有效降低线与线之间的电场和磁场耦合。为了进一步减小磁场耦合，将基准地布放在关键信号线附近，以隔离其它信号在线上产生的耦合噪声。

图2 迹线隔离Fig.2 Traces isolation

⑤保护与分流电路

在时钟电路中，局部去耦电容对于减少沿着电源线的噪声传播有着非常重要的作用。但是时钟线同样需要保护，以免受其它电磁干扰源的干扰，否则受干扰时钟信号将在电路的其它地方引起问题。

设置分流和保护线路是对关键信号（如对在一个充满噪声的环境中的系统时钟信号）进行隔离和保护的非常有效的方法。印制电路上的分流或者保护线路是沿着关键信号的线路两边布放隔离保护线。保护线不仅隔离了由其它信号线上产生的耦合磁通，而且也将关键信号从与其它信号线的耦合中隔离出来[7]。

分流线路和保护线路之间的不同之处在于分流线路不必两端端接（与地连接），但是保护线路的两端都必须连接到地。为了进一步地减小耦合，多层印制电路中的保护线路可以每隔一段就加上到地的通路。

⑥避免阻抗不连续及形成尖锐的拐角

从驱动源到负载，信号路径的宽度应该是常数。改变路径宽度会使阻抗路径（电阻、电感和电容）发生改变，从而产生反射并造成线路阻抗不平衡，所以最好保持路径的宽度不变。

在一个线条中形成尖锐的拐角也会引起阻抗的非线性。因为这个尖锐的拐角会使线条的一个部分与另一个部分之间形成杂散的寄生电容，在内部的边缘也会产生集中的电场，易导致放电。该电场能产生耦合到相邻路径的噪声，因此改变路径时，全部的直角路径应该采用平滑曲线转向或45°转向。这种布线方式对上升时间在1ns以下的信号传输尤为重要。

⑦避免短截线对传送高频率和敏感信号影响

由于阻抗的不连续，信号通过短截线容易产生反射。同时，虽然短截线长度可能不是系统的已知信号的波长的四分之一，但是附带的辐射可能在短截线上产生谐振，大大衰减流经它们的信号。因此，应避免在传送高频率和敏感信号的路径上使用短截线（如图3）。

类似地，星形或辐射形排列适用于来自多个印制电路的地线连接，但是它带有能产生多个短截线的信号路径。因此，对于高速和敏感信号，应避免星形或辐射形布线。

图3 短截线Fig.3 Stub line

⑧最小化环路面积

当任意一个电路回路中有变化的磁通量穿过时，都会在环路内感应出电流，电流的大小与磁通量的变化率成正比。较小面积的环路中通过的磁通量少，感应出的电流也较小，因此环路面积必须最小。保持信号路径和它的地返回线紧靠在一起有助于最小化地线环路，避免出现潜在的天线环。减小回路面积的另一种方法是在关键信号线线边上布一条地线，这条地线应尽量靠近信号线，这样就形成了较小的回路面积[8]。

3)布线技巧

①布线走向

印制导线的布设应尽可能短，在高频回路中更应如此。同一元器件的各条地址线或数据线应尽可能保持一样长；双面布线时，两面的导线应相互垂直、斜交，避免相互平行，以减少寄生耦合；作为电路的输入及输出用的印制导线应尽量避免平行，最好在这些导线之间加布地线。

②布线宽度

印制导线的宽度应满足电气性能要求而又便于生产，它的最小值根据承受电流的大小而定，但最小不宜小于0.2 mm，在高密度、高精度的印制线路中，导线宽度和间距一般可取0.3 mm；导线宽度在大电流情况下还要考虑温升；印制导线的公共地线应尽可能地粗，可能的话，使用大于2～3 mm的线条，这一点在带有微处理器的电路中尤为重要，因为当地线过细时，由于流过的电流变化使地电位变动，微处理器定时信号的电平不稳，会使噪声容限劣化。

③布线间距

印制导线的间距应尽量宽些，一是为了满足电气安全要求，适合能承受的电压，二是便于操作和生产，三是考虑到导线之间存在某种程度的金属残粒时会减小实际间距。

④避免布线交叉

印制电路中不允许有交叉电路，对于可能交叉的线条，可以用“钻”、“绕”两种办法解决，即让某线条从别的电阻、电容、三极管脚下的空隙“钻”过去，或者从可能交叉的某条引线的一端“绕”过去。在特殊情况下如果电路很复杂，为简化设计也允许用导线跨接，解决交叉电路问题。

⑤布地线

印制导线的公共地线，应尽量布置在印制板的边缘部分。在印制板上，应尽可能多地保留铜箔做地线，这样得到的屏蔽效果比一长条地线要好，传输线特性和屏蔽作用也将得到改善，另外还起到了减小分布电容的作用。

印制导线的公共地线最好形成环路或网状，这是因为如果在同一电路板上有许多集成电路或耗电多的元器件时，由于图形上的限制产生了接地电位差，从而引起噪声容限的降低，当做成回路时，接地电位差就可以减小。

另外，接地和电源的布线要尽可能与数据的流动方向平行，这样可以提高对噪声的抑制能力；多层印制板可采用其中若干层作为屏蔽层（地线层或电源层），一般屏蔽层设计在多层印制线路板的内层，信号线设计在内层和外层。还要注意的是，数字电路和模拟电路尽可能隔离分区，并且数字地和模拟地要分离，最后接于电源地。

4 结束语

由于电磁兼容设计是实现机载设备或系统规定功能、使系统效能得以充分发挥的重要保证，必须在机载设备或系统功能设计的同时，开展电磁兼容设计。在航空电子设备的设计过程中，印制板电路作为整机设备的关键性、基础性设计，其电磁兼容性的优劣将直接影响航空电子设备整机的电磁兼容性，可以说印制板电路电磁兼容性设计是整机电磁兼容性设计的关键中的关键。因此，在机载设备的开发设计过程中，必须高度重视印制电路板的电磁兼容性设计。

[1]区健昌．电子设备的电磁兼容性设计理论与实践[M]．北京：电子工业出版社，2010．

[2]杨文昌．电子设备的电磁兼容结构设计[J]．机电工程技术,2007,36(8):47-48.YANG Wen-chang.Design of EMC structures for electronic equipment[J].Mechanical&Electrical Engineering Technology,2007,36(8):47-48.

[3]田建学．机载设备电磁兼容设计与实施[M]．北京：国防工业出版社，2010．

[4]吕文红．电磁兼容原理及应用教程[M]．2版，北京：清华大学出版社，2008．

[5]王艳春，祖静，崔春生．印制电路板的电磁兼容性设计[J]．计量与测试技术，2011(1):47-49.WANG Yan-chun,ZU Jing,CUI Chun-sheng.The EMC design of printed circuit board[J].Metrology&Measurement Technique,2011(1):47-49.

[6]白云同．电磁兼容设计实践[M]．北京：中国电力出版社，2007．

[7]王 丹，闫利超．高速DSP系统的电路板级电磁兼容性设计[J]．现代电子技术，2010（9）：35-37.WANG Dan,YAN Li-chao.Board-level EMC design of highspeed DSP system [J]．Modern Electronics Technique,2010（9）：35-37.

[8]吴建辉．印制电路板的电磁兼容性设计[M]．北京：国防工业出版社，2005．