APP下载

基于FPGA的IRIG-B DC码解码器的设计

2013-06-05

火控雷达技术 2013年1期
关键词:码元字段解码

张 艳

(西安电子工程研究所 西安 710100)

1 引言

为保证靶场试验中各参试设备协同工作,由靶场时统站提供标准时间基准和标准频率基准,各设备接收此信号后与其测量数据结合,达到测量数据的时间同步。靶场间仪器组(inter range instrumentation group,IRIG)码是美国靶场司令委员会制定的一种时间标准,共有4种并行二进制时间码格式和6种串行二进制时间码格式。串行时间码传输距离较远,共有六种格式:A,B,D,E,G,H,它们的主要差别是时间码的帧速率不同和所表示的时间信息不同。为了向国际标准靠拢,建议采用IRIG-B码用于靶场的时间同步。B码的帧速率为每秒一帧,经译码后可获得脉冲信号和BCD编码的时间信息及控制信息。同时,B码在实际传输中采用了两种码型:AC码 (交流码)和 DC码(直流码)。DC码中每个码元为脉冲信号,可以实现较高精度(微秒量级)的时间同步,但由于脉冲信号的频谱丰富,窄带信道无法传输,而只适用于近距离的用户,对远距离时统设备而且只有窄带信道的用户,可以采用DC码调制的方法,即将DC码调制成AC码再进行传输。在本文中只涉及DC码。

传统的IRIG-B时间码解码的设计方法基本都采用TTL数字集成电路和单片机结合的方法,利用许多的门电路和单稳态触发电路从编码信号中解出同步信号。这种结构模式器件多、成本高、可靠性不高、通用性不强[1]。现在采用FPGA芯片来解算IRIG-B DC码,利用VHDL硬件描述语言编程,硬件体积小,功耗低;软件实现灵活,并且可以根据需要不断升级。该解码方式相比传统方法,简单实用,解码精度高,解决了功耗、体积问题,增强了工作稳定性。

2 IRIG-BDC码介绍

IRIG-B直流码帧格式如图1所示,直流码为脉宽编码方式,帧速率为每秒1帧,1帧分为10个字段,每个字段10位,每位的周期均为10ms。并且,每位都以高电平开始(该脉冲前沿为此码元的准时参考点),其持续时间分为3种类型:2ms(二进制“0”)、5ms(二进制“1”)和 8ms(参考码元,位置标志码元 P1、P2、…、P9、P0)。第 1 个字段传送的是秒信息,第2个字段传送的是分信息,第3个字段传送的是时信息,第4、5个字段传送的是天信息。时间信息均采用BCD码表示,低位在前,高位在后;个位在前,十位在后。在实际应用中,只对时、分、秒进行编码,后面的字段中,还包括上站和分站的特标控制码和分站时延修正码,对这些码没有采用,这里不进行详细的介绍。

图1 B码帧格式

3 解码的思路

从B码直流码中提取时间信息的关键是正确的检测脉冲电平宽度及其所在的位置。具体思路是:首先判断出同步参考标志,再根据5ms和2ms脉冲出现的位置提取出时间信号,然后通过接口将时间编码传输给其他模块。具体流程图如图2所示。

3.1 解帧同步参考标志模块

由第2节的介绍可以知道,每帧数据的同步参考标志由一个8ms的位置标志码元和相邻的宽度为8 ms的参考码元组成,对同步参考标志的定位,用一个包含了3种状态的状态机来实现,三种状态为S0,S1,S2,如图3所示。

S0状态:表示未接收到码元前的低电平;S1状态:表示接收到码元前的低电平;S2状态:接收到码元的高电平;当满足状态S2时,用一个计数器N计算放入移位寄存器的码元数,当N=18时,判断收到的是否是同步参考标志,若是,帧同步参考标志模块输出标志脉冲Pr,作为下一步时间解码模块对时间信息码元辨别与提取的开关信号。

3.2 时间解码模块

本模块在帧同步参考标志模块输出的标志脉冲Pr为高时解码,这里用的时钟周期为10ms,对应直流码码元周期,在每个时钟下降沿将时间信息的码元(也叫时间编码)解码结果写入寄存器单元中。时间编码的位置信息见下表1。

在标志脉冲Pr的下降沿,一帧数据结束,将寄存器中有意义的位数用端口输出,实现了实时的每秒数据更新输出。

3.3 时间信息定时

按照上面的思路,已经解算出了时间信息,但是却未和标准时间同步,与标准时间对时的过程称为定时。一般靶场的时统设备还会提供用户与标准时间保持高精度同步的时间信号,如秒脉冲信号(1PPS)。用此信号做清零信号,对计数器清零来实现分频器输出的频率和IPPS的同步。产生电路由一个D触发器,一个非门和一个与门组成,当清零信号为高电平时清零。如图4所示。

4 软件设计结果及分析

通过VHDL编程实现以上检测思路,并采用Altera公司的QuartusII仿真波形如图5所示。

datain是输入的B码直流码数据(数据同图1),data-out[0…47]表示的是解码后的 48 位数据(此例只解算秒、分、时、天),详见下图6。

表1 时间编码位置信息

图6 解算出的时间BCD码

从仿真结果得出,解算出的时间BCD码数组data-out[0…47]数据是正确的,此基于FPGA的B码解码电路设计能够达到B码直流码的解码要求。

5 结论

采用FPGA设计IRIG-B格式直流时间码解码器,能大大减小电路设计的复杂度,增加系统的可靠性和设计灵活性,采用VHDL语言进行软件设计,具有方法简单、易读和可重用性强的特点。

[1]冯强.基于FPGA的时统终端设计[J].微计算机信息,2008,24(10-2):182-184.

[2]童宝润.时间统一技术[M].北京:国防工业出版社,2004.

[3]中国人民解放军总装备部测量通信总体研究所.GJB2991A-2008B时间码接口终端通用规范[S].总装备部军标出版发行部,2008.

[4]刘爱荣,王振成.EDA技术与CPLD/FPGA开发应用简明教程[M].北京:清华大学出版社,2007.

[5]黄任.VHDL入门·解惑·经典实例·经验总结[M].北京:北京航空航天大学出版社,2005.

猜你喜欢

码元字段解码
《解码万吨站》
基于参数预估计和滑动FFT的MFSK信号类内识别方法*
基于ZYNQ的IRIG-B(DC)码设计与实现
LFM-BPSK复合调制参数快速估计及码元恢复
解码eUCP2.0
浅谈台湾原版中文图书的编目经验
短码元长度长波ASK信号的一种混沌检测方法*
NAD C368解码/放大器一体机
Quad(国都)Vena解码/放大器一体机
Can we treat neurodegenerative diseases by preventing an age-related decline in microRNA expression?