基于FPGA的雷达信号模拟

2012-03-24王莲荣张继红

海军航空大学学报 2012年3期

王莲荣，马妍，王萍，张继红

（1．91286 部队，山东青岛 266003；2．海军司令部军务处，北京 100071）

在现代雷达系统的研制和调试过程中，对雷达性能和指标的测试是一个重要的环节，在这个环节中，利用模拟目标信号与外场实测相比具有花费少、可重复和灵活性高的优势。实际的雷达在接受目标回波的时候，回波中的杂波和噪声是很大的，甚至有些时候可以淹没目标回波信号[1]。但是在人为地对雷达进行测试时，有时我们只对雷达的某个和某些参数感兴趣，希望在回波中表征感兴趣的参数强一些，这时我们就希望在回波中去掉杂波和噪声的影响，而在实际的外场试飞过程中，这是不可能实现的，这也是雷达信号模拟对外场试飞的一大优势。

在雷达系统中采用DDS 技术可以灵活地产生不同脉冲宽度、不同载波频率以及不同脉冲重复频率的信号，为雷达系统的设计者提供了全新的思路[2-3]。利用专用DDS 芯片是目前比较流行的信号产生方法，专用DDS 芯片把所有功能集中在一块芯片上，需要设计者以此为平台进行开发。而基于FPGA的DDS 软件编程则根据DDS 技术的基本原理，充分利用了FPGA 作为大规模芯片的资源优势和高速运算能力，除了能产生专用DDS 芯片所具备的单频连续波、非连续波、各种形式的线性调频信号以外，还可以借助FPGA 的庞大的资源优势和内部存储器，使非线性调频等更复杂的信号更容易实现。

本文以此为出发点，将FPGA 技术与DDS 技术结合，采用基于FPGA 的DDS 软件编程来实现雷达信号的模拟。

1 系统组成

雷达信号处理卡的硬件电路结构框图如图1 所示。

图1 雷达信号处理卡的硬件电路结构框图

在具体实现过程中，主要采用一块基于FPGA的雷达信号处理卡，既可以采集来自雷达接收机的中频、视频信号并对其进行数字信号处理，又可以自身模拟产生雷达中频、视频信号进行数字信号处理或不处理直接送往雷达信号处理机。

FPGA 采用的是Xilinx 公司的100 万门FPGA芯片XC3S1000，其配置芯片为Xilinx 公司的1Mbits容量 PROM 芯片 XC18V01，以主动串行方式对FPGA 进行上电配置。AD、DA 分别为ADI 公司12位高速模数转换芯片AD9432 与14 位高速数模转换芯片AD9764。SRAM 采用Cypress 公司的256 k× 16 bits SRAM 芯片CY7C1041。

FPGA 具有层次化的存储器系统，其基本逻辑功能块可以配置成 16×1、16×2 或 32×1 的同步RAM，或16×1 的双端口同步RAM，因而可以在FPGA 内部配置高速双口RAM 用来作为信号传输的数据缓冲器。同时，为了节省FPGA 的内部逻辑资源，在FPGA 外围配置了适当的SRAM 用来存储数据。

2 线性调频脉冲信号的模拟

2.1 线性调频脉冲信号的FPGA 实现

结合本处理卡的结构特点，采用FPGA 与高速D/A 转换器的方案产生雷达线性调频脉冲信号。需要利用软件编程在FPGA 内部形成DDS 电路，FPGA 输出全数字的线性调频信号送往高速D/A，得到最终的模拟线性调频信号[4]。设计中，利用FPGA 软件编程实现雷达线性调频脉冲信号的原理图如图2 所示。模块以及DDS 模块。天线信号控制模块产生的天线信号控制目标信号的方位；触发控制模块产生的主触发信号控制目标信号的距离；天线信号、主触发信号与输入的目标信号的其他参数、噪声参数一起通过波门控制模块的时序控制产生DDS 模块所需的参数，DDS 模块输出目标信号的幅度；所有时钟周期产生的目标信号的幅度相积累，即产生雷达线性调频脉冲信号。

图2 线性调频脉冲信号FPGA 实现的原理图

2.2 DDS 模块的FPGA 实现

由于传统的DDS 电路产生的是固定频率的正弦波信号，信号频率受相位增量PhaseΔ控制，若要产生线性调频信号，则必须实时改变PhaseΔ，使ΔPhase根据频率步进量fstep而线性变化。因此，基于FPGA 软件编程实现雷达线性调频脉冲信号时，除了需要在FPGA 内部实现相位累加器、正弦波形ROM 存储器等DDS 基本电路之外，还需要在FPGA内部实现频率累加器。FPGA 软件编程实现DDS 模块的原理图如图3 所示。

图3 DDS 模块FPGA 实现的原理图

在产生线性调频信号时，每来1 个时钟脉冲，通过软件编程控制，频率累加器产生1 个线性增加的瞬时频率，然后经过相位累加器运算输出线性调频信号的瞬时相位，以此相位值寻址正弦值存储表，通过查表得到与相位值对应的幅度量化值；在下一个周期来临时，频率累加寄存器一方面将在上一时钟周期作用后所产生的新的频率数据反馈到频率加法器的输入端，以使频率加法器继续累加，频率累加的瞬时值与上个周期相位累加器反馈到相位加法器输入端的数据累加，然后再依此周期累加的相位值重新寻址正弦值存储表，得到对应的幅度量化值。依此循环，幅度量化值经过累加，并经D/A 转换器得到连续的阶梯波，经低通滤波器滤除其中的高频分量，最后即可得到所需线性调频信号。

2.3 主要工作参数的确定

根据上述的FPGA 软件编程产生线性调频信号的原理可知，需要设定的工作参数包括雷达的工作参数以及DDS 模块的工作参数。其中，雷达的工作参数包括触发信号的参数、目标信号的参数、天线工作参数，这些参数在FPGA 中需要表示成二进制的形式。

已知系统工作时钟clkf、频率累加器与相位累加器位数N，要产生中频为0F、带宽为B、时宽为T的线性调频信号，其频率步进变化如图4 所示，在FPGA 软件编程时，只需计算出起始频率startf和频率步进量stepf即可。

图4 线性调频信号频率步进变化示意图

经过频率累加器输出的是严格线性增长的瞬时频率。在实际过程中相位累加器的输出是经过相位截断再进行寻址，从而引入了一定的相位误差，虽然这一误差会影响到线性调频信号的线性度，但是调频斜率为相位的二次导数，相位截断误差本身已很小，所以对调频线性度的影响就更小了。

2.4 噪声信号的模拟

设计中利用线性反馈移位寄存器(LFSR)产生随机的数字噪声。LFSR 可以被视为一个线性移位寄存器组，并且每个寄存器的输入都是它前一个寄存器输出的一个线性函数。在FPGA 中设计一个16位随机数字噪声模拟模块，此序列发生器的初始值为0XFFFF，数字噪声信号的周期为 216− 1 =655 35。基于硬件实现的随机序列，具有循环周期长，随机性好，资源消耗少的优点。

在实时模拟时，根据雷达天线波束与杂波区域几何关系，用户可以根据情况选择使用哪种方法产生随机序列，通过硬件和软件系统直接模拟雷达的杂波回波信号。

3 雷达视频信号的模拟

雷达视频信号的模拟分为相参视频信号和非相参视频信号的模拟。通常，视频信号产生的方法一般有2 种：一种是利用计算机模拟产生目标和杂波数据，通过计算机接口发往信号处理卡上的大容量存储器中，从该存储器中将模拟数据读出，便得到数字量的视频信号；另一种方法是采用FPGA 软件编程利用FPGA 硬件实现目标和杂波的产生，目标和杂波的参数可以通过计算机设置。本设计中采用的是后一种方法，目标和杂波的参数可以通过计算机更改[5-6]。

3.1 雷达非相参视频信号的模拟

模拟产生仅含有幅度信息的非相参视频信号，根据参数设置直接在FPGA 中产生。利用FPGA 软件编程实现非相参视频信号的原理如图5 所示。

图5 FPGA 软件编程实现非相参视频信号的原理图

3.2 雷达相参视频信号的模拟

模拟产生含有幅度与相位信息的相参视频信号，根据参数设置直接在FPGA 中产生。相参视频信号的实现方法与非相参视频信号相类似，只是在产生目标信号后，需要对输出的目标信号相位采用查找正弦、余弦表的方法在FPGA 中产生正交的I/Q信号。利用FPGA 软件编程实现相参视频信号的原理如图6 所示。

图6 FPGA 软件编程实现相参视频信号的原理图

4 实验结果

基于上述原理，首先，对VHDL 代码进行了时序仿真，然后，将编译综合后的BIT 文件下载到FPGA 芯片中进行系统联调。实验表明，采用FPGA软件编程技术较好地实现了雷达信号的模拟，而且信号波形比较稳定。

4.1 雷达线性调频脉冲信号的模拟

在实际调试过程中，在7.5 km(50 μs)距离上模拟产生了一个脉宽7 μs、周期为700 μs、带宽为5 MHz，中频为7.5 MHz 的雷达线性调频脉冲信号，在示波器上观察结果如图7 所示。

图7 线性调频信号模拟

4.2 雷达视频信号的模拟实验

在15 km(100 μs)距离上模拟产生一个周期700 μs、脉宽7 μs 的雷达非相参视频信号，在示波器上的观察结果如图8 所示。

图8 非相参视频信号模拟

在15 km 距离上模拟产生一个周期700 μs、脉宽7 μs、速度10 m/s(多普勒频移200 Hz)的相参的正交I/Q 视频信号。D/A 输出I、Q 两路信号在示波器上的观察结果如图9 所示。

图9 相参视频信号模拟

从图9 可以看出，输出的单路信号的包络为正弦波，从而说明模拟的相参信号取得了较好效果。

5 与DDS 专用芯片方法的比较

由于基于FPGA 的DDS 软件编程同样利用了DDS 技术的基本原理，主要部分均由频率累加器、相位累加器、相位/幅度转换器组成。因此，同DDS专用芯片方法的方法一样，所产生的信号具有可通过编程灵活控制参数，具有高的调频线性度、频率稳定度等DDS 技术特有的优点[7]。但是与同DDS专用芯片方法比较，FPGA 也有自己的优势和不足。

由输出信号的频率分辨率Δf=fclk/2N可知，本系统的参考时钟频率fclk为40 MHz，相位累加器的位数为N为24 位，而专用DDS 芯片，如AD9854的相位累加器的位数为N为48 位。虽然本系统产生的线性调频信号在精度和速度上略有不足，但已能基本满足绝大多数系统的使用要求。若要产生更低频率及更精确的波形，可以提高分辨率并相应减小基准时钟，这在FPGA 中实现起来相对比较容易。

另一方面，基于FPGA 的系统功能完全取决于设计需求，可以复杂也可以简单，而且FPGA 芯片还可在系统现场升级，使系统具有较大的可扩展性。另外，将DDS 设计嵌入到FPGA 芯片所构成的系统中，只是充分利用了FPGA 系统的软件资源，其系统的硬件成本并不会增加多少，而购买专用DDS芯片则使系统的硬件成本和体积都增加很多。因此，采用基于FPGA 的DDS 软件编程技术具有较高的性价比，并提高了系统的性能和可靠性。