郭晓亮， 张有光， 张光山

(北京航空航天大学电子信息工程学院，北京100191)

0 引 言

无线多媒体业务持续发展决定了未来无线通信系统必然是一个宽带系统。以第4代(4G)移动通信为例，其突出特点是能够提供1Gbit/s(准静止状态)或100Mbit/s(高速移动状态)的峰值数据传输率来满足以高清视频为代表的多媒体业务。如此高传输带宽为未来宽带无线通信系统物理层设计带来了诸多挑战[1]。融合了码分多址 (code-division multiple-access，CDMA)技术和正交频分复用(orthogonalfrequencydivisionmultiplex，OFDM)技术的多载波CDMA方案自1993年被提出以来，被广泛认为是应对未来宽带无线通信系统物理层挑战的关键技术之一。多载波CDMA技术继承了CDMA和OFDM两者的诸多优点，在提高系统容量、克服频谱资源稀缺和抗信道衰落损伤上具有优势，为未来宽带无线通信系统提供了一种可供选择的技术方案。TF/MC DS-CDMA是近年来提出的一种新的通信系统[2]，该系统是是一种典型的二维扩频多载波CDMA系统。此系统由于利用多个载波传输数据，相邻载波的间隔非常小，对系统的频率偏移和定时偏移非常敏感。因此，如何准确的实现载波和定时同步是TF/MC DS-CDMA系统中的一个极为关键的技术问题。

本文重点研究TF/MC DS-CDMA系统帧同步技术，寻找一个适合该系统的帧同步算法并将其在FPGA上予以实现。本文对TF/MC DS-CDMA系统结构和同步问题进行了详细的分析，阐述了算法的选择并给出了算法在Matlab下的仿真结果，论述了算法在FPGA平台的实现，针对算法本身的缺点以及 TF/MC DS-CDMA结构的特点提出了几点改进并给出了QuartusⅡ7.2下的时序仿真图。

1 TF/MC DS-CDMA系统分析

TF/MC DS-CDMA的结构如图1所示。显然，TF/MC DSCDMA是一种结合了多载波直接序列扩频CDMA和多载波CDMA的混合结构。提出该结构的初衷主要是利用时频联合扩频来增强系统多址能力，同时获得频域分集增益，从而在一定程度上解决：①MC DS-CDMA无法获得频域分集增益；②MC-CDMA的扩频码由于受到信道影响而无法保证相互间正交性，引起多址干扰加剧。

图1 TF/MC DS-CDMA发射机结构

随着国内外研究的不断深入[3-6]，发现TF/MCDS-CDMA还具有以下优点：便于信号处理、弹性参数配置、支持更多用户和灵活的多用户检测。通过我们前期研究发现，它还具有另一特点：TF/MC DS-CDMA是已有基本CDMA结构的通式化扩展。即DS-CDMA、MC-CDMA、MCDS-CDMA和多音CDMA(MT-CDMA：Multitone CDMA)等基本CDMA结构可以是TF/MCDS-CDMA的某一特例，如图2所示。因此，根据图1结构，设定一组可变参数集{Nt,Nf,U,1/(nT)}，可以设计一款基于软件无线电的多载波CDMA平台，用以获得不同的CDMA信号。

2 TF/MC DS-CDMA系统同步分析

图2 TF/MC DS-CDMA与其它CDMA转换关系

同步是任何一种通信系统都要解决的问题，其性能直接关系着整个通信系统的性能。没有准确的同步算法，就不能进行可靠的数据传输，它是信息可靠传输的前提。TF/MCDSCDMA为一种多载波通信系统，它的各个子载波之间要求严格正交，因此TF/MC DS-CDMA系统对同步要求更为严格。

图3给出了TF/MC DS-CDMA系统中同步的要求，并且给出了同步在系统中的位置。

图3 TF/MC DS-CDMA系统同步

由图3可以看出，TF/MCDS-CDMA系统基本上有3种同步方式：符号定时同步(帧同步)、载波同步和采样同步这3种方式。其中符号定时同步主要是确定信息符号什么时候开始，载波同步主要是估计和校正系统中存在的频率偏移。采样时钟同步主要由于采样频率偏差和采样相位偏差所引起的系统同步错误，对于采样时钟同步，在实际中我们一般可以采用同步系统(固定的采样频率)来减小采样时钟误差[7]。

对于以上3种同步方式，本文由于所属项目的要求只针对帧同步这个问题展开研究，重点提出一种适用于本系统的帧同步算法，对其进行仿真并在硬件上进行实现。

3 算法选择及仿真

TF/MC DS-CDMA系统从本质上讲是一种二维扩频CDMA-OFDM系统，由图4可以看出数据经过时域和频域扩频后将进行IFFT变换，其本身利用了OFDM结构进行调制，因此抓住系统这个特点，可以借鉴OFDM中的一些比较成熟的算法应用到这个结构中，完成整个系统的同步。

图4 TF/MC DS-CDMA整体系统框架

OFDM同步算法可以分为两类：第一类是数据辅助估计，即基于导频符号的同步算法，第二类是非数据估计，即盲估计，其中包括基于循环保护间隔的同步算法。基于导频符号的同步算法需要系统添加额外的训练数据，这会降低系统的整个数据传输速率，因此本文对其不作考虑。由于TF/MCDSCDMA系统本身添加了循环前缀，因此选取非数据估计中的最大似然算法(ML)作为研究对象，同时该算法相对于基于导频的同步算法具有计算量小，冗余度低的特点，便于在整个硬件系统中的实现。由于ML算法是OFDM中一种比较经典的算法，本文重点放在该算法在整个TF/MC DS-CDMA电台硬件系统中的实现环节，因此，下面只对ML算法的原理做简要介绍，并给出该算法在TF/MCDS-CDMA系统中的仿真结果。

ML算法是利用系统中循环冗余扩展的循环前缀携带的信息进行同步估计。循环保护间隔取TF/MC DS-CDMA符号尾部最后若干点的复制，当其中任何一个位于保护间隔内，另一个与它相同，两者的相关性较强，当不在保护间隔内，这两个样点独立的。ML算法正是利用这种相关性来完成时频联合估计[8]。

图5为TF/MC DS-CDMA帧结构示意图，在实际接收的TF/MCDS-CDMA帧中，截取长度2N+L的一段观测数据，假设所截取的两个观测序列为I=,…,+L和I'=+N,…,+N+L-1，其中 为未知延时，需要估计的时间参数。由于I为I'的复制，因此存在如下关系

式中：2=E{| |2}、2=E{| |2}——有用信号和加性高斯白噪声能量。

图5 TF/MC DS-CDMA帧结构

由于2N+L个采样点中只有属于集合I为I'中的对应元素存在相关性，其它2N个抽样点之间可以看成是相互独立的。根据对数似然函数可以推算求得最后公式

式中： ——接收序列。

图6为在AWGN信道下最大似然估计函数的仿真图。具体仿真条件为：子载波数为128，循环前缀为30，调制方式为BPSK，信噪比SNR=15db。图6中的幅值最大点所对应的时刻即为我们系统所要求的帧同步点。可以看出对连续4帧数据进行仿真，曲线有明显的峰值，满足预期要求。

4 算法FPGA实现

图6 TF/MC DS-CDMA系统定时估计仿真结果

TF/MC DS-CDMA由于同时具有时域和频域扩频码，假设时域和频域扩频码长度分别为和，则系统可以支持个用户，因此在整个TF/MC DS-CDMA电台的实现中需要处理的数据量要远大于传统的CDMA，而最大似然虽然定时准确，但由于算法本身计算复杂度较高，硬件开销比较大，因此本文在具体实现过程中提出了利用双RAM缓存数据并且利用加窗算法进行移动求和并加入CP长度可调等措施，一定程度上减少了系统的硬件开销，提高了同步模块的运行速度。图7为整个同步模块的原理实现框图，模块主要分为以下几个部分：

图7 TF/MC DS-CDMA同步模块原理框架

4.1 数据延迟模块

该模块采用两个RAM交替来实现，以节省硬件单元。每个RAM延时128单元，用一个计数器来控制RAM的地址，高7位地址为两个RAM的地址，最低位用来控制选择哪个RAM，存满后读出前面的数据和后面直接送入的数据到后级模块(共轭相乘及求能量模块)。

4.2 共轭相乘及求能量模块

该模块对延迟模块的输出数据和接收到的数据进行共轭相乘并求他们的能量，模块原理比较简单，采用带符号的相乘器进行乘法运算，不过要注意时序的控制。

4.3 移动求和模块

该模块对共轭相乘及求能量模块的输出数据进行长度为L(CP长度)的累加，在发射机中我们设计根据实际信道传输状况可以调节循环前缀长度占总帧长度的百分比，本项目中循环前缀的调节采用多个RAM寄存器来实现，可以进行4种形式的调节(12.5%/25%/37.5%/50%)。图8为发射端CP长度调节模块实现框图。

图8 CP长度可调模块实现原理框架

因此，同步模块中CP长度可以随之进行调节来改变移动求和的长度。该设计的一个显著优点就是在信道条件较好的情况下可以采用较短长度的循环前缀，这样在移动求和模块中可以减少累加的长度，从而减少硬件平台的开销。同时该模块在求和过程中用到一个技巧，就是累加时采用延时L单元累加，相当于采用窗的功能，移动窗累加，加上当前的数据，减去延时后的数据，这样进行累加可以大大提高运算速度同时也能一定程度上较少硬件资源的开销。

4.4 求归一化最大相关峰值模块

该模块首先是求模运算，也就是数据实部平方加虚部平方，再取绝对值，这个过程要注意数据精度与模块IP核现有数据宽度的矛盾，本文经过仿真只取高位的数据作为运算有效数据。接着进行相减，求其最大值，当最大值来临，把控制信号变为高，说明检测到TF/MCDS-CDMA符号的开始也就是检测到循环前缀的最后一个采样点，下一个时刻可以进行FFT解调运算。

4.5 同步模块时序仿真结果及分析

上述算法实现基于cyclone II dsp development board FPGA开发板，其核心芯片是Altera公司CycloneII系列EP2C70-FPGA芯片，它是Altera公司推出的基于90nm工艺制造、低成本的FPGA，主要面向数字终端、手持设备等对成本敏感的应用领域。拥有68416个逻辑单元，115200个RAM，150个乘法器模块。软件仿真工具为QuartusⅡ7.2，硬件描述语言为Verilog。

整个基带变换及TF/MCDS-CDMA系统采用的帧结构为：每帧数据为256个采样点，循环前缀为64个采样点，数据为32bit带符号定点复数，高16位为实部，低16位为虚部。时序仿真结果如图9所示，图中箭头所指sop20上跳脉冲处即为帧同步点，图中sop20上面的管脚为输入原始数据，sop20下面的管脚为去掉循环前缀后的数据，模块连续处理了8帧数据，当求归一化最大相关峰值模块取得最大值时，控制器将sop20信号置为高电平，表示系统已经检测到帧同步点，其下一个时刻就可以去掉该帧的循环前缀CP，进行FFT解调运算。通过图9可以看出，系统可以准确的检测到每帧数据的同步点，取得预期效果。

5 结束语

图9 FPGA同步模块仿真波形

本文以TF/MCDS-CDMA这种新型的二维扩频系统为研究对象，首先对该系统进行了简要的介绍，接着分析了该系统中的3种同步方式并选取帧同步作为本文的研究目标，根据TF/MC DS-CDMA系统的结构特点选取最大似然同步算法作为系统的同步算法。在Matlab环境下对该算法进行了仿真，通过对连续4帧的数据进行观测，系统可以准确的捕捉到同步点，证明了该算法在TF/MC DS-CDMA系统中的可行性。

最大似然算法虽然定时准确，但是其计算复杂度较高，实现过程中硬件开销比较大，在硬件资源受到约束时，面临很多困难。本文在具体实现过程中提出了利用利用双RAM缓存数据并且利用加窗算法进行移动求和并且加入CP长度可调等措施，一定程度上减少了硬件资源的开销，提高了同步模块的运算速度。利用 QuartusⅡ7.2工具对同步模块进行时域仿真，连续处理了8帧数据，系统可以准确的检测到每帧数据的帧同步点，在减少硬件资源开销的同时能够保证整个同步模块的精度，满足了预计需求。

[1]Jamil M,Shaikh S P,Shahzad M,et al.4G:The future mobile technology[C].Hyderabad:IEEE Region 10 Conference on TENCON,2008:19-21.

[2]Cheolwoo W You,Daesik S Hong.Multicarrier CDMA systems using time-domain and frequency-domain spreading codes[J].IEEE Transactions on Communications,2003,51(1):17-21.

[3]邵士海,唐友喜,戚骥,等.多径衰落信道中导引符号辅助的二维扩频相干解调的性能分析[J].电子学报,2005,33(4):688-691.

[4]周键,唐友喜,谢胜琳,等.多音干扰环境中时频二维扩频系统的性能[J].电子与信息学报,2006,28(11):2107-2110.

[5]邵士海,唐友喜,潘文生,等.瑞利衰落信道下M2ary二维扩频系统的性能分析[J].电子学报,2006,34(1):99-102.

[6]谢胜琳,唐友喜,邵士海,等.衰落信道中二维扩频系统的抗单音干扰性能[J].电子科技大学学报,2007,36(2):167-169.

[7]杨菲.MC-CDMA系统的帧同步技术研究[D].成都:西南交通大学,2007:37-38.

[8]张哲.MC-CDMA系统中的同步技术研究[D].成都:西南交通大学,2007:19-22.